JPS6239812B2 - - Google Patents
Info
- Publication number
- JPS6239812B2 JPS6239812B2 JP56091801A JP9180181A JPS6239812B2 JP S6239812 B2 JPS6239812 B2 JP S6239812B2 JP 56091801 A JP56091801 A JP 56091801A JP 9180181 A JP9180181 A JP 9180181A JP S6239812 B2 JPS6239812 B2 JP S6239812B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- inspection
- chip
- information
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
【発明の詳細な説明】
本発明はパターン検査方法に係り、特に複数個
の同種形状パターンが整列形成されたフオト・マ
スク或るいは半導体基板等の検査に用いるパター
ン検査方法に関する。
の同種形状パターンが整列形成されたフオト・マ
スク或るいは半導体基板等の検査に用いるパター
ン検査方法に関する。
フオト・マスク即ちワーキング・マスクは通常
パターン・ジエネレータを用いて設計データに基
づいて描画形成したレチクルを、ステツプ・アン
ド・リピート法により縮小投影して形成したマス
タ・マスクから、密着露光等の方法により転写し
て形成される。そして従来のフオト・マスク製造
工程に於ては、パターンが設計データ通りに形成
されているか否かの検査は、レチクルの状態に於
て該レチクルの鏡検情報と設計データが照合され
ることによつてなされ、マスタ・マスク或るいは
ワーキング・マスクに於ては、これらマスクに形
成されている複数個のパターンの鏡検情報の比較
による検査が行われるものであつた。そのため上
記従来工程に於ては縮小投影によりマスタ・マス
クを形成する際に、レチクル上に異物等が附着し
たり、又レチクル・パターンに欠損等を生じた場
合、マスタ・マスクの総てのチツプ領域上に同様
の異常が発生するため、マスク検査に際してこれ
ら異常は不良と判定されずにそのまま半導体装置
の製造工程に使用され、半導体装置の製造歩留ま
りを低下させることがあつた。このような不都合
を防止するためマスク検査に際して、総てのチツ
プ領域のパターンを設計データと照合して検査す
る方法も試みられたが、此の方法は長い検査時間
を要するために実用化されていない。
パターン・ジエネレータを用いて設計データに基
づいて描画形成したレチクルを、ステツプ・アン
ド・リピート法により縮小投影して形成したマス
タ・マスクから、密着露光等の方法により転写し
て形成される。そして従来のフオト・マスク製造
工程に於ては、パターンが設計データ通りに形成
されているか否かの検査は、レチクルの状態に於
て該レチクルの鏡検情報と設計データが照合され
ることによつてなされ、マスタ・マスク或るいは
ワーキング・マスクに於ては、これらマスクに形
成されている複数個のパターンの鏡検情報の比較
による検査が行われるものであつた。そのため上
記従来工程に於ては縮小投影によりマスタ・マス
クを形成する際に、レチクル上に異物等が附着し
たり、又レチクル・パターンに欠損等を生じた場
合、マスタ・マスクの総てのチツプ領域上に同様
の異常が発生するため、マスク検査に際してこれ
ら異常は不良と判定されずにそのまま半導体装置
の製造工程に使用され、半導体装置の製造歩留ま
りを低下させることがあつた。このような不都合
を防止するためマスク検査に際して、総てのチツ
プ領域のパターンを設計データと照合して検査す
る方法も試みられたが、此の方法は長い検査時間
を要するために実用化されていない。
本発明は上記問題点を除去し、フオト・マスク
或るいは半導体基板の検査精度及び検査効率の向
上を図る目的で、基板上に形成されている特定の
チツプ領域のパターンを設計データと照合検査し
た後、該検査情報を基準にして各チツプ領域のパ
ターン同士を照合検査するフオト・マスク或るい
は半導体基板に於けるパターン検査の方法を提供
する。
或るいは半導体基板の検査精度及び検査効率の向
上を図る目的で、基板上に形成されている特定の
チツプ領域のパターンを設計データと照合検査し
た後、該検査情報を基準にして各チツプ領域のパ
ターン同士を照合検査するフオト・マスク或るい
は半導体基板に於けるパターン検査の方法を提供
する。
即ち本発明は、同一基板上に形成された複数個
の同種形状パターンを検査する際のパターン検査
方法に於て、パターン設計データと第１のパター
ンの鏡検情報を照合して第１のパターンの検査を
行い、その検査結果の情報をメモリに記憶し、次
いで第１のパターンの鏡検情報に前記メモリに記
憶された検査結果の情報を加味して第２のパター
ンの鏡検情報と照合して第２のパターンの検査を
行い、その検査結果の情報を前記メモリに記憶
し、次いで逐次検査済みパターンの鏡検情報に前
記メモリに記憶された前記メモリの検査済みパタ
ーンの検査結果の情報を加味して未検査パターン
の鏡検情報と照合して未検査パターンの検査を行
うことを特徴とする。
の同種形状パターンを検査する際のパターン検査
方法に於て、パターン設計データと第１のパター
ンの鏡検情報を照合して第１のパターンの検査を
行い、その検査結果の情報をメモリに記憶し、次
いで第１のパターンの鏡検情報に前記メモリに記
憶された検査結果の情報を加味して第２のパター
ンの鏡検情報と照合して第２のパターンの検査を
行い、その検査結果の情報を前記メモリに記憶
し、次いで逐次検査済みパターンの鏡検情報に前
記メモリに記憶された前記メモリの検査済みパタ
ーンの検査結果の情報を加味して未検査パターン
の鏡検情報と照合して未検査パターンの検査を行
うことを特徴とする。
以下本発明を一実施例について、第１図に示す
フオト・マスク自動欠陥検出装置の構造模式図、
第２図に示すパターン検査装置の構成模式図、及
び第３図ａ乃至ｄに示す工程断面図を用いて詳細
に説明する。
フオト・マスク自動欠陥検出装置の構造模式図、
第２図に示すパターン検査装置の構成模式図、及
び第３図ａ乃至ｄに示す工程断面図を用いて詳細
に説明する。
本発明の方法によるフオト・マスクのパターン
検査には、例えば第１図に概要構造を示すような
フオト・マスク自動欠陥検出装置を用いる。なお
図に於て、１ａ，１ｂは対物鏡、２は視野間隔調
節機構、３はXYステージ、４は投光窓、５ａ，
５ｂはミラー、６は光束間隔調節機構、７は光束
分割プリズム、８は光源、を示す。そして該自動
欠陥検出装置のXYステージ３上に図のように検
査しようとするフオト・マスク９を載置し、視野
間隔調節機構２により対物鏡１ａ，１ｂ間の間隔
を、又光束間隔調節機構６によりミラー５ａ，５
ｂ間の間隔を、それぞれフオト・マスク９に整列
形成されているチツプ・パターンのピツチに合わ
せ、対物鏡１ａ及び１ｂに捕えられたチツプ・パ
ターンの光学像を電気信号に変換し照合すること
によつてなされる。
検査には、例えば第１図に概要構造を示すような
フオト・マスク自動欠陥検出装置を用いる。なお
図に於て、１ａ，１ｂは対物鏡、２は視野間隔調
節機構、３はXYステージ、４は投光窓、５ａ，
５ｂはミラー、６は光束間隔調節機構、７は光束
分割プリズム、８は光源、を示す。そして該自動
欠陥検出装置のXYステージ３上に図のように検
査しようとするフオト・マスク９を載置し、視野
間隔調節機構２により対物鏡１ａ，１ｂ間の間隔
を、又光束間隔調節機構６によりミラー５ａ，５
ｂ間の間隔を、それぞれフオト・マスク９に整列
形成されているチツプ・パターンのピツチに合わ
せ、対物鏡１ａ及び１ｂに捕えられたチツプ・パ
ターンの光学像を電気信号に変換し照合すること
によつてなされる。
又本発明の方法の一実施例に用いるパターン検
査装置は例えば第２図に示すように、上記フオ
ト・マスク自動欠陥検出装置１１が光電変換装置
を含むインタフエース１２を経て情報処理装置１
３及びモニタ・テレビ１４ａ，１４ｂ，１４ｃに
接続された構成を有しており、パターンの鏡検情
報はインタフエース１２を経て情報処理装置１３
に供給される。そして該情報処理装置に於ては、
磁気テープ（MT）等により挿入されたパターン
設計データ１５とパターン鏡検データとの比較及
びパターン鏡検データ同士の比較がなされ、チツ
プ内の不良位置メモリ１６、不良チツプ位置メモ
リ１７、データ・メモリ１８等がプールされ、更
に必要に応じて、検査情報１９、不良マツプ２
０、検査データ、リスト２１等がアウト・プツト
される。又モニタ・テレビ１４ａには検査の際基
準となる標準パターン像が、１４ｂには被検査パ
ターン像が１４ｃにはそれらの重ね合わせ像が写
し出されるようになつている。
査装置は例えば第２図に示すように、上記フオ
ト・マスク自動欠陥検出装置１１が光電変換装置
を含むインタフエース１２を経て情報処理装置１
３及びモニタ・テレビ１４ａ，１４ｂ，１４ｃに
接続された構成を有しており、パターンの鏡検情
報はインタフエース１２を経て情報処理装置１３
に供給される。そして該情報処理装置に於ては、
磁気テープ（MT）等により挿入されたパターン
設計データ１５とパターン鏡検データとの比較及
びパターン鏡検データ同士の比較がなされ、チツ
プ内の不良位置メモリ１６、不良チツプ位置メモ
リ１７、データ・メモリ１８等がプールされ、更
に必要に応じて、検査情報１９、不良マツプ２
０、検査データ、リスト２１等がアウト・プツト
される。又モニタ・テレビ１４ａには検査の際基
準となる標準パターン像が、１４ｂには被検査パ
ターン像が１４ｃにはそれらの重ね合わせ像が写
し出されるようになつている。
次に本発明のパターン検査方法を説明する。先
ず第３図ａに示すように、複数個のチツプ・パタ
ーン２２ａ，２２ｂ，２２ｃ，２２ｄ等が列状に
所定のピツチで配列形成され、このようなチツプ
列が複数個配設されてなるフオト・マスク９を、
前述したフオト・マスク自動欠陥検出装置のXY
ステージ３上に載置し、対物鏡１ａ，１ｂの間隔
及び照明機構のミラー（図示せず）の間隔をチツ
プのピツチに合わせ、次いで対物鏡１ａ及び１ｂ
をそれぞれチツプ・パターン２２ａ及び２２ｂの
直上部に位置させ焦点の調整を行う。そしてこの
状態に於て対物鏡１ａを通して観察したチツプパ
ターン２２ａの鏡検情報をMTを介して挿入され
たパターン設計データ（第２図１５）と照合し情
報処理装置内にチツプ・パターン２２ａのチツプ
内の不良位置メモリを形成すると同時に、該チツ
プ・パターン２２ａの検査結果を記憶する。次い
で第３図ｂに示すようにフオト・マスク９の位置
はそのままの状態で、対物鏡１ａ及１ｂを通して
それぞれ観察したチツプ・パターン２２ａ及び２
２ｂの鏡検情報を、前記チツプ・パターン２２ａ
のチツプ内不良位置メモリを加味して情報処理装
置に於て照合し、情報処理装置内にチツプ・パタ
ーン２２ｂのチツプ内不良位置メモリを形成する
と同時に、該チツプ・パターン２２ｂの検査結果
を記憶する。なおこの時点で前記チツプ・パター
ン２２ａのチツプ内不良位置メモリは消去され
る。次いで第３図ｃに示すようにXYステージ３
を矢印の方向に１〔ピツチ〕移動し、チツプ・パ
ターン２１ｂと２１ｃを対物鏡１ａ及び１ｂを通
してそれぞれ観察し、情報処理装置に於てそれぞ
れの鏡検情報を、前記チツプ・パターン２２ｂの
チツプ内不良位置メモリを加味して照合し、情報
処理装置内にチツプ・パターン２２ｃのチツプ内
不良位置メモリを形成すると同時に、該チツプ・
パターン２２ｃの検査結果を記憶する。なおこの
時点で前記チツプ・パターン２２ｂのチツプ内不
良位置メモリは消去される。次いで第３図ｄに示
すようにXYステージ３を矢印の方向に更に１
〔ピツチ〕移動し、チツプ・パターン２２ｃと２
２ｄを対物鏡１ａ及び１ｂを通してそれぞれ観察
し、情報処理装置に於てそれぞれの鏡検情報を、
前記チツプ・パターン２２ｃのチツプ内不良位置
メモリを加味して照合し、情報処理装置内にチツ
プ・パターン２２ｄのチツプ内不良位置メモリを
形成すると同時に、該チツプ・パターン２２ｄの
検査結果を記憶する。なおこの時点で前記チツ
プ・パターン２２ｃのチツプ内不良位置メモリは
消去される。以下同様に順次検査済みチツプ・パ
ターンと未検査チツプ・パターンの照合検査を行
い、１〔列〕に形成されているチツプ・パターン
の検査が完了したならばXYステージを１〔段〕
移動し、上記同様はじのチツプ・パターンから順
次検査を行つて行く。そして検査の完了した時点
で該フオト・マスクの検査情報、不良マツプ、検
査データ・リスト等を情報処理装置からアウト・
プツトする。
ず第３図ａに示すように、複数個のチツプ・パタ
ーン２２ａ，２２ｂ，２２ｃ，２２ｄ等が列状に
所定のピツチで配列形成され、このようなチツプ
列が複数個配設されてなるフオト・マスク９を、
前述したフオト・マスク自動欠陥検出装置のXY
ステージ３上に載置し、対物鏡１ａ，１ｂの間隔
及び照明機構のミラー（図示せず）の間隔をチツ
プのピツチに合わせ、次いで対物鏡１ａ及び１ｂ
をそれぞれチツプ・パターン２２ａ及び２２ｂの
直上部に位置させ焦点の調整を行う。そしてこの
状態に於て対物鏡１ａを通して観察したチツプパ
ターン２２ａの鏡検情報をMTを介して挿入され
たパターン設計データ（第２図１５）と照合し情
報処理装置内にチツプ・パターン２２ａのチツプ
内の不良位置メモリを形成すると同時に、該チツ
プ・パターン２２ａの検査結果を記憶する。次い
で第３図ｂに示すようにフオト・マスク９の位置
はそのままの状態で、対物鏡１ａ及１ｂを通して
それぞれ観察したチツプ・パターン２２ａ及び２
２ｂの鏡検情報を、前記チツプ・パターン２２ａ
のチツプ内不良位置メモリを加味して情報処理装
置に於て照合し、情報処理装置内にチツプ・パタ
ーン２２ｂのチツプ内不良位置メモリを形成する
と同時に、該チツプ・パターン２２ｂの検査結果
を記憶する。なおこの時点で前記チツプ・パター
ン２２ａのチツプ内不良位置メモリは消去され
る。次いで第３図ｃに示すようにXYステージ３
を矢印の方向に１〔ピツチ〕移動し、チツプ・パ
ターン２１ｂと２１ｃを対物鏡１ａ及び１ｂを通
してそれぞれ観察し、情報処理装置に於てそれぞ
れの鏡検情報を、前記チツプ・パターン２２ｂの
チツプ内不良位置メモリを加味して照合し、情報
処理装置内にチツプ・パターン２２ｃのチツプ内
不良位置メモリを形成すると同時に、該チツプ・
パターン２２ｃの検査結果を記憶する。なおこの
時点で前記チツプ・パターン２２ｂのチツプ内不
良位置メモリは消去される。次いで第３図ｄに示
すようにXYステージ３を矢印の方向に更に１
〔ピツチ〕移動し、チツプ・パターン２２ｃと２
２ｄを対物鏡１ａ及び１ｂを通してそれぞれ観察
し、情報処理装置に於てそれぞれの鏡検情報を、
前記チツプ・パターン２２ｃのチツプ内不良位置
メモリを加味して照合し、情報処理装置内にチツ
プ・パターン２２ｄのチツプ内不良位置メモリを
形成すると同時に、該チツプ・パターン２２ｄの
検査結果を記憶する。なおこの時点で前記チツ
プ・パターン２２ｃのチツプ内不良位置メモリは
消去される。以下同様に順次検査済みチツプ・パ
ターンと未検査チツプ・パターンの照合検査を行
い、１〔列〕に形成されているチツプ・パターン
の検査が完了したならばXYステージを１〔段〕
移動し、上記同様はじのチツプ・パターンから順
次検査を行つて行く。そして検査の完了した時点
で該フオト・マスクの検査情報、不良マツプ、検
査データ・リスト等を情報処理装置からアウト・
プツトする。
なお上記実施例に於てはチツプ・パターンが対
物鏡の視野内におさまる場合について説明したが
チツプ・パターンが視野より大きい場合には、チ
ツプ・パターンを所望の観察領域に分割し、フオ
ト・マスクを間欠的或るいは連続的に移動せしめ
ながら、上記実施例と同様の方法により検査を行
う。又フオト・マスクを往復移動させながら検査
することも可能である。又本発明の方法はマル
チ・チツプ・レチクルから転写したフオト・マス
クの検査、或るいは半導体基板上に転写されたパ
ターンの検査にも適用できる。
物鏡の視野内におさまる場合について説明したが
チツプ・パターンが視野より大きい場合には、チ
ツプ・パターンを所望の観察領域に分割し、フオ
ト・マスクを間欠的或るいは連続的に移動せしめ
ながら、上記実施例と同様の方法により検査を行
う。又フオト・マスクを往復移動させながら検査
することも可能である。又本発明の方法はマル
チ・チツプ・レチクルから転写したフオト・マス
クの検査、或るいは半導体基板上に転写されたパ
ターンの検査にも適用できる。
以上説明したように本発明の方法に於ては、フ
オト・マスク或るいは半導体基板に形成されてい
る総てのチツプ・パターンが、パターン設計デー
タと照合して検査されたチツプ・パターンを基準
にして検査される。従つて全チツプ・パターンが
パターン設計データに照合されて検査されるのと
等価であり、検査精度が極めて高く、且つ全パタ
ーンについてそれぞれパターン設計データと照合
するのに比べ検査時間も大幅に短縮される。
オト・マスク或るいは半導体基板に形成されてい
る総てのチツプ・パターンが、パターン設計デー
タと照合して検査されたチツプ・パターンを基準
にして検査される。従つて全チツプ・パターンが
パターン設計データに照合されて検査されるのと
等価であり、検査精度が極めて高く、且つ全パタ
ーンについてそれぞれパターン設計データと照合
するのに比べ検査時間も大幅に短縮される。
第１図は本発明の一実施例に用いたフオト・マ
スク自動欠陥検出装置の構造模式図、第２図は同
じくパターン検査装置の構造模式図で、第３図ａ
乃至ｄは本発明の一実施例に於ける工程断面図で
ある。 図に於て１ａ及び１ｂは対物鏡、３はXYステ
ージ、９はフオト・マスク、２２ａ，２２ｂ，２
２ｃ，２２ｄはチツプ・パターンを示す。
スク自動欠陥検出装置の構造模式図、第２図は同
じくパターン検査装置の構造模式図で、第３図ａ
乃至ｄは本発明の一実施例に於ける工程断面図で
ある。 図に於て１ａ及び１ｂは対物鏡、３はXYステ
ージ、９はフオト・マスク、２２ａ，２２ｂ，２
２ｃ，２２ｄはチツプ・パターンを示す。
Claims (1)
- １ 同一基板上に形成された複数個の同種形状パ
ターンを検査する際のパターン検査方法に於て、
パターン設計データと第１のパターンの鏡検情報
を照合して第１のパターンの検査を行い、その検
査結果の情報をメモリに記憶し、次いで第１のパ
ターンの鏡検情報に前記メモリに記憶された検査
結果の情報を加味して第２のパターンの鏡検情報
と照合して第２のパターンの検査を行い、その検
査結果の情報を前記メモリに記憶し、次いで逐次
検査済みパターンの鏡検情報に前記メモリに記憶
された前記メモリの検査済みパターンの検査結果
の情報を加味して未検査パターンの鏡検情報と照
合して未検査パターンの検査を行うことを特徴と
するパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9180181A JPS57207335A (en) | 1981-06-15 | 1981-06-15 | Pattern checking system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9180181A JPS57207335A (en) | 1981-06-15 | 1981-06-15 | Pattern checking system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207335A JPS57207335A (en) | 1982-12-20 |
| JPS6239812B2 true JPS6239812B2 (ja) | 1987-08-25 |
Family
ID=14036714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9180181A Granted JPS57207335A (en) | 1981-06-15 | 1981-06-15 | Pattern checking system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207335A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827323A (ja) * | 1981-08-12 | 1983-02-18 | Hitachi Ltd | マスク検査方法および装置 |
| JPS596536A (ja) * | 1982-07-05 | 1984-01-13 | Hitachi Ltd | 欠陥検査装置 |
| JPS63260147A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | パタ−ン検証方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53117978A (en) * | 1977-03-25 | 1978-10-14 | Hitachi Ltd | Automatic mask appearance inspection apparatus |
| JPS54102837A (en) * | 1978-01-28 | 1979-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Pattern check system |
| JPS54113262A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Mask inspection unit |
-
1981
- 1981-06-15 JP JP9180181A patent/JPS57207335A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207335A (en) | 1982-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091488A (en) | Method of and apparatus for automatic high-speed optical inspection of semi-conductor structures and the like through fluorescent photoresist inspection | |
| US6292260B1 (en) | System and method of optically inspecting surface structures on an object | |
| KR20010101550A (ko) | 결함검사데이터처리시스템 | |
| EP1061360A2 (en) | Pattern inspection method and pattern inspection apparatus | |
| US5850467A (en) | Image data inspecting method and apparatus providing for equal sizing of first and second image data to be compared | |
| JPS605522A (ja) | レチクルの検査方法 | |
| JP2007256272A (ja) | 表面検査装置 | |
| JP2004212221A (ja) | パターン検査方法及びパターン検査装置 | |
| WO2025049075A1 (en) | Method and apparatus for detecting defects in a package | |
| JPS6239812B2 (ja) | ||
| US20020103607A1 (en) | Method for inspecting defects on a mask | |
| JP2007178144A (ja) | パターン検査装置、パターン検査方法、検査対象試料、及び検査対象試料の管理方法 | |
| KR100515376B1 (ko) | 반도체 웨이퍼 검사장비 및 검사방법 | |
| JP2007192652A (ja) | パターン検査装置、パターン検査方法、及び検査対象試料 | |
| JP3803109B2 (ja) | 欠陥検査方法及び欠陥検査装置 | |
| JPH10256326A (ja) | パターン検査方法及び検査装置 | |
| JP2000047369A (ja) | 欠陥検査方法及びその装置 | |
| JP3184640B2 (ja) | ボンディングワイヤ検査装置 | |
| KR20050064458A (ko) | 패턴 검사 장치 | |
| JP2982413B2 (ja) | 共通欠陥検査方法 | |
| CN221550524U (zh) | 用于检查半导体器件的系统 | |
| JP3201396B2 (ja) | 半導体デバイスの製造方法 | |
| JPH11145228A (ja) | 積層欠陥検査方法および半導体ウェハ | |
| JPH0964130A (ja) | 半導体の欠陥検査装置 | |
| JPS62274633A (ja) | ウエハ又は基板表面検査方法 |