JPS6239917A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、時分割多重化装置等に使用するフレーム位
相同期発振回路において、引込み時間を早める回路に関
するものである。

〔従来の技術〕

第３図は従来の位相同期発振回路を示すブロック構成図
、第４図ないし第１１図は１例えば米国モトローラ社の
ＭＣ４０４４に関する技術データ等に詳述されている、
従来の位相同期発振回路における各部の回路構成図、及
びその動作を説明するための図である。第３図において
、１は位相同期発振回路の基準信号入力、２は位相検波
器、３は積分器、４は電圧制御発振器（ＶＣＯ）、５は
ディジタル分周器、６はディジタル分周器５の出方であ
り、この出力６は位相検波器２のもう一方の入力（比較
入力）へ印加される。第４図は位相検波器２の具体的な
構成例を示しており、　１７は第６図及び第７図に示す
ような動作を行う回路である機能ブロック、Ｒ１は機能
ブロック１７の負荷抵抗、抵抗Ｒ８とコンデンサＣ３は
低域フィルタを構成する。第５図は積分器３の具体的な
構成例を示しており５図中の各抵抗Ｒ，、Ｒ，とコンデ
ンサＣ１は積分の時定数を定める定数、１１は直流利得
の非常に大きな演算増幅器である。第８図は位相検波器
２の位相比較特性を示しており、また、第９図は位相検
波器２と積分器３を総合した位相比較特性を示している
。第１Ｏ図は位相同期発振回路がロックオン（同期引込
み）している場合の動作を示しており、第１１図は同じ
く位相同期発振回路がロックオン状態で基準信号人力１
が１つ欠けた場合の態様を示している。

次に、上記した従来の位相同期発振回路の動作について
説明する。ＶＣＯ４の出力はディジタル分局器５によっ
てｎ分周され、位相検波器２の比較人力（第４図の入力
Ｖ）に印加される。一方、これとほぼ同じ周期にて基準
信号人力１が位相検波器２のもう一方の入力（第４図の
入力Ｒ）に印加される。そして、位相検波器２は次のよ
うに動作する。第４図において、各入力ＪＶのいろいろ
な位相関係を考えると、第６図及び第７図に示すように
なる。すなわち、第６図に示すように入力Ｒが入力Ｖよ
りも位相が進んでいる場合には、第４図に示す点１０（
出力Ｕ）には、同図に示すように人力比のパルスの立ち
下がりから、入力Ｖのパルスの立ち下がりに至る間、正
のパルスが得られる。逆に、入力Ｖが入力Ｒよりも位相
が進んでいる場合には、出力Ｕとして第７図に示すよう
に入力■の立ち下がりから人力比の立ち下がりに至る間
、負のパルスが得られる。これを、抵抗Ｒ２及びコンデ
ンサＣ８から成る低域フィルタを通すと、入力Ｒと入力
Ｖの位相差に応じた直流電圧７が得られる。この説明か
ら分かるように、出力Ｕに得られる正又は負のパルスの
幅は入力Ｒと入力Ｖの位相差に比例するから、結局、位
相検波器２の位相比較特性として第８図に示すものを得
る。

このようにして得られる位相検波器２の出力をループフ
ィルタと呼ばれる積分器３を通すことにより、、ｖＣ０
４に適正な負帰還がかかり、第３図に示す回路全体とし
て入力Ｒと入力Ｖの位相差がほとんどゼロになるように
位相同期がかかることになる。第９図は位相検波器２．
積分器３．及びＶＣＯ４の３要素を継続に接続したもの
の総合特性を示しており、入力Ｖと人力比の位相差に応
じてＶＣＯ４の出力周波数が１＋と〔−の範囲で制御さ
れ、一般にＶＣＯ４の出力周波数は無限には変化し得す
、また、積分器３の直流利得は非常に大きいため、位相
差２πよりかなり小さい位相差ｙ十又はグーに相当する
ＶＣＯ４の出力周波数１＋及び「−のところで、ＶＣＯ
４の出力周波数の変化が飽和することを示している。

次に、このように位相同期がかかったループにおいて、
入力Ｒが一時的に断となった場合の動作について説明す
る。第１Ｏ図は位相同期引込みが定常的に行われている
場合を示している。入力Ｒと入力Ｖのパルスの立ち下が
りはほとんど同一となるように引き込んでおり、この引
込みに伴うわずかな位相誤差に応じて正側あるいは負側
の細いパルスが生成され、正２頁がバランスして同期引
込みが安定に保たれている。第１１図は入力Ｒが１つ欠
けた場合を示している。この場合は、入力Ｖの立ち下が
りで負の極性が出力されるが、これは、次に入力Ｒが得
られて始めてリセットされてＧＮＤ電位にもどされる。

これに相当する広い負のパルスは積分器３にそのまま蓄
えられることになり。

ＶＣＯ４の制御電圧８は大きく変化し１位相同期引込み
が保持できなくなる。

このような状態で入力Ｒが回復した場合、入力Ｒと入力
■の初期位相差は一般には制御されていないため、第９
図に示す入出力特性がリニアな部分に入る可能性はほと
んどなく、一般的にはｖＣ０４の出力周波数が飽和した
状態から引込み動作が開始される。この引込み動作にお
いて、入力Ｒと入力Ｖの位相差は人力比のパルスの周波
数と、ＶＣＯ４の出力周波数を分周して作成される入力
Ｖのパルスの周波数差に応じた速度で変化し、その位相
差がダ＋又はグー以内に入った時に、いわゆる位相同期
ループの引込み動作特性によりロックイン動作が行われ
る。

ここで、ダ＋又はグーはほとんど０とみなして考えると
、引込み動作に要する最大時間は次側のようになる。

（例）ＶＣＯ４の中心周波数　’ｏ　＝　１０　ＭＨｚ
ＶＣＯ４の最大周波数　ｆ＋＝　１０．００１　Ｍｋｌ
ｚＶＣＯ４の最小周波数　ｆ−＝　　９．９９９Ｍ１（
ｚ入力凡のパルス周波数　　＝５００Ｈｚディジタル分
周器５の分局数ｎ＝２００００この場合、引込み動作時
間ＴＬは次式で与えられる。

又は したがって、上記の例においてＴＬ＝２０（秒）となる
。

〔発明が解決しようとする問題点〕

上記のような従来の位相同期発振回路は以上のように構
成されているので、基準信号人力１が間欠的に失われた
場合には、その都度再引込み動作に長い時間を要すると
いう問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、基準信号入力が短時間の間失われても、再引込み
動作に要する時間が短かくて済む位相同期発振回路を得
ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る位相同期発振回路は、短時間にわたって
基準信号入力が失われた場合に、分局出力信号の位相が
、その間変動しないように電圧制御発振器の制御電圧を
一定に保持することによって、基準信号入力が再び得ら
れた場合ｌこ、再引込み動作に要する時間を短縮しよう
とするものである。

〔作用〕

この発明の位相同期発振回路においては１間欠的あるい
は一時的に生じる回線断を検出して、位相同期発振回路
の位相を固定することにより、この位相同期発振回路が
ロックオフすることを防止する。

〔実施例〕

第１図はこの発明の一実施例である位相同期発振回路を
示すブロック構成図で、各符号１〜６は上記第３図に示
す従来例と同一のものである。図において、１８はサン
プル／ホールド回路、　１９は基準信号人力１の有無を
監視する監視回路、２０はロックオン検出器、２１はサ
ンプル／ホールド制御ゲート発生器、２２は論理積回路
を示す。

第２図は、第１図の位相同期発振回路における各部の動
作タイミングを示す図である。

次に、上記したこの発明の一実施例である位相同期発振
回路の動作について説明する。第１図に示すディジタル
分局器５は同期引込み後に定常動作をしている場合、基
準信号人力１の存在位置は予測できるので、基準信号人
力１の存在位置を覆うような予測ゲート信号を発生する
。第２図に示すゲート信号２３はこの態様を示している
。第１図に示す監視回路１９は基準信号人力１とゲート
信号２３を使用し、基準信号入力検出出力別と基準信号
入力不検出出力２５を出力する。この態様は、第２−９
　＝ 図に示される。第２図に示すａ、ｄ、ｅは実際に入力さ
れた基準信号（実線で示す）、ｂ、ｃは入力されなかっ
た基準信号（点線で示す）である。

ロックオン検出器２０は基準信号入力検出出力２４を受
けて動作しており、この基準信号入力検出出力２４があ
らかじめ定めた一定時間以上入力されなかった時、その
出力２６が論理ｒＯＪとなるように動作する。第２図に
示す例では２つの基準信号が欠けた場合を示しており、
この程度の欠損にてはロックオン検出器２０の出力２６
は論理「１」を保持しているものとする。なお、このあ
らかじめ定める一定時間というものは、この位相同期発
振回路が使用されるシステムからの要求によって決定さ
れるべきものである。サンプル／ホールド制御ゲート発
生器２１は基準信号入力不検出出力２５によってトリガ
される単安定マルチバイブレータ等で構成されるもので
、最後に検出された基準信号入力不検出出力２５から時
定数ＴＨの間は論理「１」のパルスを発生する。

これにより、論理積回路２２の出力信号路として、−１
〇− 第２図に示すものを得る。第１図に示すサンプル／ホー
ルド回路Ｉ８は出力信号２８が論理「ｏ」の時サンプル
モード、すなわち積分器３の出力電圧８ａに加えられた
電圧がそのままＶＣＯ４の制御電圧８ｂに得られるモー
ドで動作し、論理「１」の時ホールドモード、すなわち
論理「ｏ」から「１」に変化した瞬間時点で出力電圧８
ａを保持し、制御電圧８ｂに出力するモードで動作する
。このように、上記した従来例の問題点、すなわち基準
信号人力１が欠けた場合に、ＶＣＯ４の制御電圧８ｂが
急変し、したがって、ＶＣＯ４の出力周波数が大きく変
化して、位相同期が外れてしまうという不具合を解消す
ることができる。

なお、上記時定数ＴＨの大きさは基準信号人力１が回復
された場合、ループの引込み動作が円滑に行われ得るよ
うに積分器３の時定数を考慮して決定されるものである
が、この決定法については、この発明の目的ではないの
でその説明は省略する。

〔発明の効果〕

この発明は以上説明したとおり、位相同期発振回路にお
いて、基準信号入力が短時間欠けた場合でも、電圧制御
発振器の制御電圧が急変しないように構成したので、基
準信号入力が再び得られた場合に、その基準信号入力の
位相と分局出力信号の位相の差が十分に小さく抑えられ
、再引込み動作が大幅に短縮されるという優れた効果を
奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例である位相同期発振回路を
示すブロック構成図、第２図は、第１図の位相同期発振
回路における各部の動作タイミングを示す図、第３図は
従来の位相同期発振回路を示すブロック構成図、第４図
ないし第１１図は、従来の位相同期発掘回路における各
部の回路構成図、及びその動作を説明するための図であ
る。 図において、１・・・基準信号入力、２・・・位相検波
器、３・・・積分器、４・・・電圧制御発振器（ＶＣＯ
）、５・・・ディジタル分周器、６・・・ディジタル分
周器５の出力、　１８・・・サンプル／ホールド回路、
　１９・・・監視回路、２０・□・・ロックオン検出器
、２１・・・サンプル／ホールド制御ゲート発生器、２
２・・・論理積回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 電圧制御発振器の出力周波数をｎ（整数）分周し、その
   分周出力信号を外部から印加される別の周期性の基準信
   号入力に位相同期させる位相同期発振回路において、前
   記基準信号入力が予測された位置に存在するか否かを検
   出し、その基準信号入力の検出パルスと不検出パルスを
   当該予測位置に発生する回路と、位相同期ループの同期
   状態を監視する監視回路を備え、この監視回路によって
   同期引込状態であると判定されている状態において、前
   記基準信号入力が欠損し、その不検出パルスが生成され
   た時点での電圧を保持することにより、前記分周出力信
   号の位置と前記基準信号入力の相当位置の位相差が発生
   するのを防ぐと共に、一定期間が経過した後は、通常の
   位相同期ループ動作を再開させるようにしたことを特徴
   とする位相同期発振回路。