JPS6239919A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は１時分割多重化装置等に使用するフレーム位
相同期発振回路において、引込み時間を早める回路に関
するものである。

〔従来の技術〕

第６図は従来の位相同期発振回路を示すブロック構成図
、第７図ないし第１４図は１例えば米国モトローラ社の
ＭＣ４０４４に関する技術データ等に詳述されている、
従来の位相同期発振回路における各部の回路構成図、及
びその動作を説明するだめの図である。第６図において
、１は位相同期発振回路の基準信号入力、２は位相検波
器、３は積分器、４は電圧制御発振器（ＶＣＯ）、５は
ディジタル分周器、６はディジタル分周器５の出力であ
り、この出力６は位相検波器２のもう一方の入力（比較
入力）へ印加される。第７図は位相検波器２の具体的な
構成例を示しており、１７は第９図及び第１０図に示す
ような動作を行う回路である機能ブロック、ＲＩは機能
ブロック１７の負荷抵抗、抵抗Ｒ８とコンデンサＣ１は
低域フィルタを構成する。第８図は積分器３の具体的な
構成例を示しており１図中の各抵抗Ｒｓ、Ｒ，とコンデ
ンサＣ８は積分の時定数を定める定数、１１は直流利得
の非常に大きな演算増幅器である。第１１図は位相検波
器２の位相比較特性を示しており、また。

第１２図は位相検波器２と積分器３を総合した位相比較
特性を示している。第１３図は位相同期発振回路がロッ
クオン（同期引込み）している場合の動作を示しており
、第１４図は同じく位相同期発振回路がロックオン状態
で基準信号人力１が１つ欠けた場合の態様を示している
。

次に、上記した従来の位相間Ｊｕ４＠振回路の動作Ｊこ
ついて説明する。ＶＣＯ４の出力はディジタル分周ａ５
によってｎ分周１れ、位相検波器２の比較入力（第７図
の入力Ｖ）に印加される。一方。

これとほぼ同じ周期にて基準信号人力１が位相検波器２
のもう一方の入力（第７図の入力Ｒ）に印加される。そ
して、位相検波器２は次のように動作する。第７図にお
いて、各人力Ｒ，Ｖのいろいろな位相関係を考えると、
第９図及び第１０図に示すようになる。すなわち、第９
図に示すように入力Ｒが入力Ｖよりも位相が進んでいる
場合Ｊこは。

第７図に示す点１０（出力Ｕ）Ｊこは、同図に示すよう
に入力Ｒのパルスの立ち下がりから、入力Ｖのパルスの
立ち下かりに至る間、正のパルスが得られる。逆に、入
力Ｖが入力Ｒよりも位相が進んでいる場合には、出力Ｕ
として第１０図に示すように入力Ｖの立ち下がりから人
力Ｒの立ち下がりに至る間、負のパルスが得られる。こ
れを、抵抗Ｒ８及びコンデンサＣ１から成る低域フィル
タを通すと、入力Ｒと入力Ｖの位相差に応じた直流電圧
７が得られる。この説明から分かるように、出力Ｕに得
られる正又は負のパルスの幅は入力Ｒと入力Ｖの位相差
に比例するから、結局１位相検波器２の位相比較特性と
して第１１図に示すものを得る。

このようｌこして得られる位相検波器２の出力をループ
フィルタと呼ばれる積分器３を通すことにより、ＶＣＯ
４に適正な負帰還がかかり、第６図に示す回路全体とし
て入力Ｒと入力Ｖの位相差がほとんどゼロになるように
位相同期がかかることになる。范１２図は位相検波器２
．積分器３．及びＶＣＯ４の３要素を縦続に接続したも
のの総合特性を示しており、入力Ｖと入力Ｒの位相差に
応じてＶＣＯ４の出力周波数がｆ＋とｆ−の範囲で制御
され、一般にＶＣＯ４の出力周波数は無限には変化し得
す、また、積分器３の直流オリ得は非常に大きいため１
位相差２πよりかなり小さい位相差ψ、又はφ−に相当
するＶＣＯ４の出力周波数ｆ＋及びｆ−のところで、Ｖ
ＣＯ４の出力周波数の変化が飽和することを示している
。

次に、このように位相同期がかかったループにおいて、
人力Ｒが一時的に断となった場合の動作に′ついて説明
する。第１３図は位相同期引込みが足常的に行われてい
る場合を示している。入力Ｒと入力Ｖのパルスの立ち下
がりはほとんど同一となるように引き込んでおり、この
引込みに伴うわずかな位相娯差に広じて正側あるいは負
側の細いパルスが生成され、正、負がバランスして同期
引込みが安定に保たれ−Ｃいる。第１４図は入力Ｒが１
つ欠けた場合を示している。この場付は、入力Ｖの立ち
下がりで負の極性が出力されるが、これは、次に入力Ｒ
が得られて始めてリセット式れてＧＮＤ電位にもどされ
る。これに相当する広い負のパルスは積分器３にそのま
ま蓄えられることになり、ＶＣＯ４の制御電圧８は大き
く変化し、位相同期引込みが保持でＩＡなくなる。

このような状態で入力Ｒが回復した場合、入力Ｒと入力
Ｖの初期位相差は一般には制御されていないため、第１
２図に示す入出力特性がリニアな部分に入る可能性はほ
とんどなく、一般にはｖＣ０４の出力周波数が飽和した
状態から引込み動作が開始される。この引込み動作にお
いて、入力Ｒと入力Ｖの位相差は入力Ｒのパルスの周波
数と。

ＶＣＯ４の出力周波数を分周して作成される入力Ｖのパ
ルスの周波数差に応じた速度で変化し、その位相差がψ
１又はψ−以内に入った時に、いわゆる位相同期ループ
の引込み特性によりロックイン動作が行われる。

ここで、ψ１又はψ−はほとんど０とみなして考えると
、引込み動作に要する最大時間は次側のようになる。

（例）　　ＶＣＯ４の中心周波数　　ｆｏ　−１０ＭＨ
ｚＶＣＯ４の最大周波数　　ｆ＋＝１０．００１ＭＨｚ
ＶＣＯ４の最小周波数　　ｆ−＝９．９９９ＭＨｚ人力
Ｒのパルス周波数　　　士５００Ｈｚディジタル分周器
５の分局数　ｎ　＝２００００この場合、引込み動作時
間ＴＬは次式で与えられる。

又は したがって、上記の例においてＴＬ＝２０（秒）となる
。

〔発明が解決しようとする問題点〕

上記のような従来の位相同期発振回路は以上のように構
成されているので、基準信号入力が回線断等の理由によ
り一時的あるいは継続的に消失した後に、この基準信号
入力が再び回復された場合。

再引込み動作に長時間を要するという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、基準信号入力が一時的あるいは継続的に消失した
後に再び回復された場合に、再引込み動作に要する時間
を大幅に短縮できる位相同期発振回路を得ることを目的
とする。

〔問題点を解決するための手段〕

この発明に係る位相同期発振回路は、基準信号入力が一
時的あるいは継続的に消失した後に再び回復された場合
に１位相同期ループの初期設定と電圧制御発振器の制御
電圧の保持によって、再引込み動作に要する時間を短縮
しようとするものである。

〔作用〕

この発明の位相同期発振回路においては、短時間にわた
って基準信号人力が失われた場合には。

分周器の出力の位相がその間変動しないように電圧制御
発振器の制御電圧を一定に保持することにより、また、
長時間にわたって基準信号入力が失われた場合には、基
準信号入力が再び得られた時点で分周器の出力の位相を
再引込み動作が迅速に行われるよう、分周器の動作点を
初期設定することにより１位相同期ループの再引込み動
作に要する時間を大幅に短縮する。

〔実施例〕

第１図はこの発明の一実施例である位相同期発振回路を
示すブロック構成図で、各符号１〜６は上記第６図に示
す従来例と同一のものである。図において、１１は基準
信号人力１が印加されるこの基準信号人力１の検出器、
１２はアパーチャゲート発生器、１３は論理積回路、１
６はディジタル分周器５を初期設定するためのリセット
パルス、１８はサンプル／ホールド回路、１９は基準信
号人力１の有無を監視する監視回路、２０はロックオン
検出器、２１はサンプル／ホールド制御ゲート発生器、
２２は論理積回路、２９は否定回路を示す。

第２図ないし第５図は、第１図の位相同期発振回路にお
ける各部の動作タイミングを示す図である。

次に、上記したこの発明の一実施例である位相同期発振
回路の動作について説明する。第１図に示すディジタル
分周器５は同期引込み後に定常動作をしている場合、基
準信号人力１の存在位置は予測できるので、基準信号人
力ｌの存在位置を覆うような予測ゲート信号を発生する
。第２図に示すゲート信号２３はこの態様を示している
。第１図に示す監視回路１９は基準信号人力１とゲート
−１〇− 信号２３を使用し、基準信号入力検出出力２４と基準信
号入力不検出出力２５を出力する。この態様は、第２図
に示される。第２図に示すａ、ｂ。

Ｃは実際に入力された基準信号（実線で示す）。

ｂ、ｃは入力されなかった基準信号（点線で示す）であ
る。ロックオン検出器２０は基準信号入力検出出力２４
を受けて動作しており、この基準信号入力検出出力２４
があらかじめ定めた一定時間（’ｒｎ）以上入力されな
かった時、その出力２６が論理「０」となるように動作
する。第２図に示す例では２つの基準信号が欠けた場合
を示しており、この程度の欠損にてはロックオン検出器
２０の出力２６は論理「１」を保持しているものとする
。

なお、このあらかじめ定める一定時間（ＴＢ）というも
のは、この位相同期発振回路が使用されるシステムから
の要求によって決定されるべきものである。サンプル／
ホールド制御ゲート発生器２１は基準信号入力不検出出
力２５によってトリガされる単安定マルチバイブレータ
等で構成されるもので、ＪＩ後に検出された基準信号入
力不検出出力２５から時定数Ｔｃの間は論理「１」のｔ
４Ｊレスを発生する。

これにより、論理積回路２２の出力信号２８として、第
２図に示すものを得る。第１図に示すサンプル／ホール
ド回路１８は、出力信号２８が論理「０」の時サンプル
モード、すなわち積分器３の出力′電圧８ａに加えられ
た電圧がそのままｖＣ０４の制御電圧８ｂに得られるモ
ードで動作し、論理「１」の時ホールドモード、すなわ
ち論理「０」から「１」に変化した瞬間時点で出力電圧
８ａを保持し、制御電圧８ｂｌこ出力するモードで動作
する。このように、上記した従来列の問題点。

すなわち基準信号人力１が欠けた場合に、ＶＣＯ４の制
御電圧８ｂが急変し、シ九がって、ＶＣＯ４の出力周波
数が大きく変化して１位相同期が外れてし才うという不
具合を解消することができる。

なお１時定数Ｔｃの大きさは基準信号人力１が回復され
た場合、ループの引込み動作が円滑に行われ得るように
積分器３の時定数を考慮して決定されるものであるが、
その決定法については、この発明の目的ではないのでそ
の説明は省略する。

今までの説明はロックオン検出器２０の出力２６が論理
「１」、すなわち位相同期ループはロックオンであると
判定されるような基準信号人力１の短い欠損の動作につ
いて説明したものである。基準信号人力１がある程度以
上長く連続して欠損した場合、サンプル／ホールド回路
１８の特性は理想的なものではないため、その出力電圧
であるＶ２Ｏ３の制御電圧８ｂは徐々に変化して行き、
ディジタル分周器５の出力のパルスの位相と、基準信号
人力１が存在していたタイミングとの位相差は次第に大
きくなって行く。したがって、ある時間以上基準信号人
力１が欠損している場合、サンプル／ホールド回路１８
によって電圧を保持して行く理由はなくなる。このよう
な時間に相当する時間をロックオフ時間（ＴＢ）とし、
ロックオン検出器２０は基準信号入力不検出出力２５が
１５以上続くと、その出力２６を論理「０」にもどし、
この結果、サンプル／ホールド回路１８はサンプルモー
ドとなり、通常の位相同期にもどされる。

次ニ、このようにロックオフの判定が行われた後、再び
基準信号人力１が印加された場合の動作について説明す
る。第３図は、基準信号人力１゜検出器１１の出力信号
１４．アパーチャゲート発生器１２の短い単一のゲート
パルス１５、及びリセットパルス１６の各動作について
示している。

同図において、基準信号人力１はｆで示したパルスが初
めて印加されたパルスである。以降の１以下のパルスは
定期的に入力されるものとする。検出器１１は基準信号
人力１の立ち上がりで繰り返えしトリガされる単安定マ
ルチバイブレータなどで構成されており、検出器１１の
出力信号１４は第３図に示すように基準信号人力１の最
初の立ち上がりｆでオンとなる。この出力信号１４の立
ち上がりを受けて、アパーチャゲート発生器１２は短い
単一のゲートパルス１５を発生する。このゲートパルス
１５と基準信号人力１を論理積回路１３に加えることに
より、その出力として第１図１こ示すようなリセットパ
ルス１６を得る。

一方、第４図はディジタル分周器５の動作を示している
。ディジタル分周器５はＶＣＯ４の出力周波数でカウン
トアツプしているカウンタを例として考えれば良く、カ
ウンタは０から（ｎ−１）までカウントアツプし、再び
Ｏにもどるという動作を繰り返している。ディジタル分
周器５の出力６、すなわち入力Ｖは１例えばカウンタ値
が０に変化する時に作成される。第５図に示す基準信号
人力１とリセットパルス１６は、第３図に示したものと
同一である。ディジタル分周器５の出力６は上記したＶ
ＣＯ４の出力をｎ分周して自走しているが、基準信号人
力１が最初に印加された時点で、上記リセットパルス１
６によってカウンタ値が初期設定され、結果として、上
記出力６の基準信号人力１に対する位相は、第５図に示
す距離Ｔ＋に強制的に設定される。この距離Ｔ１なる値
は、第１２図で説明した１ψ＋１又は１ψ−１より小さ
い値に相尚させるのが望ましいことは云う才でもない。

各距離Ｔ、、Ｔ、以下は位相同期ループによる引込みが
行われて基準信号人力１と出力６．すなわち入力Ｒと入
力Ｖの位相差が小さくなっていくことを概念的に示して
いる。以上のような初期設定動作は、否定回路２９の出
力信号３０が論理「１」。

すなわちロックオフの判定が行われている場合にのみ行
われる。このロックオフの判定は、上記初期設定動作に
よって位相同期ループの再引込み動作が迅速に行われ、
基準信号入力検出出力２４が継続的に一定時間Ｔム以上
続いた時Ｉこリセットされてロックオンの判定が行われ
る。ロックオンとなった後の基準信号人力１の欠損時の
動作は、上述した通りである。

〔発明の効果〕

この発明は以上説明したとおり、位相同期発振回路にお
いて、基準信号入力が短時間欠けた場合には、ＶＣＯの
制＃電圧か急変しないようにし。

また、基準信号人力１が長時間欠けた場合には、位相同
期発振回路の初期引込み位相を適正に設定するように構
成したので、基準信号入力が再び得られた場合に、基準
信号入力の位相と分周器の出力信号の位相の差は十分に
小さく抑えられ、再引込み動作に要する時間を大幅に短
縮できるという優れた効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例である位相同期発振回路を
示すブロック構成図、第２図ないし第５図は、第１図の
位相同期発振回路における各部の動作タイミングを示す
図、第６図は従来の位相同期発振回路を示すブロック構
成図、第７図ないし第１４図は、従来の位相同期発振回
路における各部の回路構成、及びその動作を説明するだ
めの図である。 図において、１・・・基準信号入力、２・・・位相検波
器、３・・・積分器、４・・・電圧制御発振器（ＣＶＯ
）。 ５・・・ディジタル分周器、６・・・ディジタル分周器
５の出力、１１・・・検出器、１２・・・アパーチャゲ
ート発生器、１３．２２・・・論理積回路、１６・・・
リセットパルス、１８・・・サンプル／ホールド回路、
１９・・・監視回路、２０・・・ロックオン検出器、２
１・・・サンプル／ホールド制御ゲート発生器、２９・
・・否定回路である。 なお、各図中、同一符号は同一、又は相轟部分を示す。 第８図 第９図 第１０図 第　１１　図 第１２図

Claims (1)

【特許請求の範囲】
1. 電圧制御発振器の出力周波数をｎ（整数）分周し、その
   分周出力信号を外部から印加される別の周期性の基準信
   号入力に位相同期させる位相同期発振回路において、前
   記基準信号入力が予測された位置に存在するか否かを検
   出し、その基準信号入力の検出パルスと不検出パルスを
   当該予測位置に発生する回路と、位相同期ループの同期
   状態を監視し、かつ前記検出パルスが一定時間以上検出
   されない場合をロックオフと判定し、前記不検出パルス
   が一定時間以上検出されない場合をロックオンと判定す
   る同期判定回路を備え、このロックオン状態であって、
   前記基準信号入力が欠損して前記不検出パルスが生成さ
   れた場合、前記電圧制御発振器を制御する電圧を最後の
   不検出パルスの生成時点から一定時間、当該不検出パル
   スが生成された時点での電圧に保持し、一方、ロックオ
   ン状態であって、一定時間が経過した後は保持動作を停
   止して通常の位相同期ループ動作を再開し、さらに、ロ
   ックオフ状態であると判定された場合は、無条件に通常
   の位相同期ループ動作を行わしめると共に、ロックオフ
   状装置となってから最初に基準信号入力が得られた時点
   で、分周器の出力信号と基準信号入力の位相差がゼロと
   なるように、前記分周器の初期設定を行うようにしたこ
   とを特徴とする位相同期発振回路。