JPS6239939A - 回線診断装置 - Google Patents
回線診断装置Info
- Publication number
- JPS6239939A JPS6239939A JP60179293A JP17929385A JPS6239939A JP S6239939 A JPS6239939 A JP S6239939A JP 60179293 A JP60179293 A JP 60179293A JP 17929385 A JP17929385 A JP 17929385A JP S6239939 A JPS6239939 A JP S6239939A
- Authority
- JP
- Japan
- Prior art keywords
- data
- specified
- interface
- characters
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ通信機器におけるプロトコル試験、通
信上の障害試験、性能評価等を行うのに使用する回線診
断装置に関するものである。
信上の障害試験、性能評価等を行うのに使用する回線診
断装置に関するものである。
（従来の技術）
従来、日本工業規格のＣ−６３６１で規定された「モデ
ムと通信制御装置およびデータ端末装置とのインタフェ
ース」に基づき、独立同期方式又は調歩同期方式によっ
て通信を行うモデムと通信制御装置とのインタフェース
又はモデムとデータ端末槻装置とのインタフェースに流
れる信号によってそれぞれの機器を接続する回線診断装
置は、データ端末装置（以下ＤＴＥという）と通信制御
装置（以下ＤＣＥという）との間に接続することによシ
、インタフェースに流れる信号に何ら擾乱を与えること
なくその信号をモニタして、陰極線管（以下ＣＲＴとい
う）の画面に表示したり、指定したビソト列に対してト
リガをかけてモニタを停止させたり、データをメモリに
取シ込んだシすることができる。
ムと通信制御装置およびデータ端末装置とのインタフェ
ース」に基づき、独立同期方式又は調歩同期方式によっ
て通信を行うモデムと通信制御装置とのインタフェース
又はモデムとデータ端末槻装置とのインタフェースに流
れる信号によってそれぞれの機器を接続する回線診断装
置は、データ端末装置（以下ＤＴＥという）と通信制御
装置（以下ＤＣＥという）との間に接続することによシ
、インタフェースに流れる信号に何ら擾乱を与えること
なくその信号をモニタして、陰極線管（以下ＣＲＴとい
う）の画面に表示したり、指定したビソト列に対してト
リガをかけてモニタを停止させたり、データをメモリに
取シ込んだシすることができる。
第４図は従来の回線診断装置の構成を示すもので、ＤＴ
ＥとＤＣＥとの間に挿入したインタフェースユニット１
に流れる送信データ及び受信データから、フレーミング
回路２によって同期をとりながらフレームを受信して、
データキャプチャメモリ３に格納する。そして、このフ
レームのデータ全ビデオＲＡＭを内蔵したＣＲＴコント
ロール回路４に転送して回線上の信号をＣＲＴ ５の画
面に表示し、又、キーが一ドロで指定したビット列に対
してトリガをかけると、前述のモニタ機ｉＵを停止する
が、インタフェースに流れる信号と予め指定したビット
列とが一致すると、トリガ機能が働いてプロトコル試験
等を行うことができる。
ＥとＤＣＥとの間に挿入したインタフェースユニット１
に流れる送信データ及び受信データから、フレーミング
回路２によって同期をとりながらフレームを受信して、
データキャプチャメモリ３に格納する。そして、このフ
レームのデータ全ビデオＲＡＭを内蔵したＣＲＴコント
ロール回路４に転送して回線上の信号をＣＲＴ ５の画
面に表示し、又、キーが一ドロで指定したビット列に対
してトリガをかけると、前述のモニタ機ｉＵを停止する
が、インタフェースに流れる信号と予め指定したビット
列とが一致すると、トリガ機能が働いてプロトコル試験
等を行うことができる。
（発明が解決しようとする問題）
しかしながら、インタフェースに流れる信号から特定ノ
＜’ターンのフレーム又はキャラクタヲ検出したときに
は、モニタ機能を停止させるだけなので、データ通信機
器を対向接続してプロトコル試験等を行う場合、特定／
？ターンのフレーム又はキャラクタ間の遅延時間を測定
できないという問題があった。
＜’ターンのフレーム又はキャラクタヲ検出したときに
は、モニタ機能を停止させるだけなので、データ通信機
器を対向接続してプロトコル試験等を行う場合、特定／
？ターンのフレーム又はキャラクタ間の遅延時間を測定
できないという問題があった。
本発明は、このような問題を解決するだめになされたも
ので、特定／Ｆターンのフレーム又はキャラクタ間の遅
延時間を簡単に測定できる回線診断装置を提供すること
を目的とするものである。
ので、特定／Ｆターンのフレーム又はキャラクタ間の遅
延時間を簡単に測定できる回線診断装置を提供すること
を目的とするものである。
（問題を解決するための手段）
本発明は、インタフェースに流れる送信データ及び受信
データに対する特定ツクターンのトリガ検出機能を二重
化して、両フレーム又はキャラクタ間の遅延時間を測定
できるようにしたものである。
データに対する特定ツクターンのトリガ検出機能を二重
化して、両フレーム又はキャラクタ間の遅延時間を測定
できるようにしたものである。
（作用）
ＤＴＥからの送信データ及びＤＣＥからの受信データを
トリガ検出回路に通して、予め指定した第１のビット列
を検出したときに計時を開始させ、予め指定した第２の
ビット列を検出したときに計時を停止させることにより
、指定したフレーム又はキャラクタ間の時間を測定する
ことができる。
トリガ検出回路に通して、予め指定した第１のビット列
を検出したときに計時を開始させ、予め指定した第２の
ビット列を検出したときに計時を停止させることにより
、指定したフレーム又はキャラクタ間の時間を測定する
ことができる。
（実施例）
第１図は本発明の一実施例の構成を示し、第２図は、第
１図を補足説明するための具体例であり、第３図（、）
はＤＴＥとＤＣＥの接続系統を示し、第３図（ｂ）はＤ
ＴＥとＤＣＥの間に回線診断装置を接続したときのＣＰ
Ｕ ８により指定したトリガ機能処理を実施する。その
際、トリガ機能自体はμｍＣＰＵにより処理できるが、
高速性が要求されるため、ディスクリートロジックによ
り実現する。そして、メインＣＰＵ ８によって基準デ
ータレジスタ９及び１０に設定された２種類のトリガパ
ターンとデータ取込部７から転送されてくるデータとを
コンパレータロジック１１及び１２によって比較して一
致した場合はシーケンス制御ロジック１３に対してトリ
ガ検出を通知する。すると、シーケンス制御ロジック１
３はコンパレータロジック１１及び１２から通知される
トリガ検出信号を管理して、メインＣＰＵ ８に対しト
リガ検出割込みを順次発生する。又、シ一ケンスロジッ
ク１３は受信データスタック１４から転送されてくるデ
ータをパンク制御ＣＰＵ １５に転送し、且つ、第２番
目のトリガ検出をすると、パンク制御ＣＰＵ １５への
データ転送を停止する。
１図を補足説明するための具体例であり、第３図（、）
はＤＴＥとＤＣＥの接続系統を示し、第３図（ｂ）はＤ
ＴＥとＤＣＥの間に回線診断装置を接続したときのＣＰ
Ｕ ８により指定したトリガ機能処理を実施する。その
際、トリガ機能自体はμｍＣＰＵにより処理できるが、
高速性が要求されるため、ディスクリートロジックによ
り実現する。そして、メインＣＰＵ ８によって基準デ
ータレジスタ９及び１０に設定された２種類のトリガパ
ターンとデータ取込部７から転送されてくるデータとを
コンパレータロジック１１及び１２によって比較して一
致した場合はシーケンス制御ロジック１３に対してトリ
ガ検出を通知する。すると、シーケンス制御ロジック１
３はコンパレータロジック１１及び１２から通知される
トリガ検出信号を管理して、メインＣＰＵ ８に対しト
リガ検出割込みを順次発生する。又、シ一ケンスロジッ
ク１３は受信データスタック１４から転送されてくるデ
ータをパンク制御ＣＰＵ １５に転送し、且つ、第２番
目のトリガ検出をすると、パンク制御ＣＰＵ １５への
データ転送を停止する。
更に、メインＣＰＵ ８はシーケンス制御ロジックけて
タイマを停止することにより、２つのトリガ条件設定の
フレーム又はキャラクタ間における遅延時間を測定する
ことができるようになる。尚、メインＣＰＵ ８のトリ
ガ割込処理の概念は第２図に示す通シである。
タイマを停止することにより、２つのトリガ条件設定の
フレーム又はキャラクタ間における遅延時間を測定する
ことができるようになる。尚、メインＣＰＵ ８のトリ
ガ割込処理の概念は第２図に示す通シである。
このように本実施例によればメインＣＰＵ ８によって
設定した２種類のトリガパターンにより、両フレーム又
はキャラクタ間の遅延時間を外部測定器を用いず瞬時に
測定することができる。
設定した２種類のトリガパターンにより、両フレーム又
はキャラクタ間の遅延時間を外部測定器を用いず瞬時に
測定することができる。
（発明の効果）
以上説明したように、本発明によれば、ＤＴＥとＤＥＣ
間のインタフェースに流れる信号に対して指定した２つ
のフレーム又はキャラクタについてトリガ検出できるの
で、指定した２つのフレーム又はキャラクタ間の遅延時
間を測定することができるという効果がある。
間のインタフェースに流れる信号に対して指定した２つ
のフレーム又はキャラクタについてトリガ検出できるの
で、指定した２つのフレーム又はキャラクタ間の遅延時
間を測定することができるという効果がある。
第１図は本発明の一実施例のブロック図、第２図はトリ
が割込み処理の概念図、第３図（ａ）はＤＴＥとＤＣＥ
の接続系統を示す図、第３図（ｂ）はＤＴＥとＤＣＥの
間に回線診断装置を接続する際の系統図、第４図は従来
の回線診断装置のブロック図である。 ７・・・データ取込部、８・・・メインＣＰＵ、１２・
・・コンパレータロジック。
が割込み処理の概念図、第３図（ａ）はＤＴＥとＤＣＥ
の接続系統を示す図、第３図（ｂ）はＤＴＥとＤＣＥの
間に回線診断装置を接続する際の系統図、第４図は従来
の回線診断装置のブロック図である。 ７・・・データ取込部、８・・・メインＣＰＵ、１２・
・・コンパレータロジック。
Claims (1)
- モデムと通信制御装置とのインタフェース又はモデムと
データ端末機装置とのインタフェースに流れる信号によ
ってそれぞれの機器に接続される回線診断装置において
、データ端末装置からの送信データに対して同期をとっ
てフレーム又はキャラクタを受信する手段と、通信制御
装置からの受信データに対して同期をとってフレーム又
はキャラクタを受信する手段と、予め指定したビット列
が送信フレーム又は受信フレームの中に存在することを
検出する手段と、前記送信フレーム又は前記受信フレー
ムの中に予め指定した第１のビット列を検出すると計時
を開始して予め指定した第２のビット列を検出すると計
時を停止することにより、前記インタフェースに流れる
信号の送信データまたは受信データの内の指定した前記
フレーム又は前記キャラクタ間の遅延時間を測定する手
段とが具備されていることを特徴とする回線診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179293A JPS6239939A (ja) | 1985-08-16 | 1985-08-16 | 回線診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179293A JPS6239939A (ja) | 1985-08-16 | 1985-08-16 | 回線診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239939A true JPS6239939A (ja) | 1987-02-20 |
Family
ID=16063290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179293A Pending JPS6239939A (ja) | 1985-08-16 | 1985-08-16 | 回線診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239939A (ja) |
-
1985
- 1985-08-16 JP JP60179293A patent/JPS6239939A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7006117B1 (en) | Apparatus for testing digital display driver and method thereof | |
| JPS6239939A (ja) | 回線診断装置 | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JPH0310532A (ja) | 回線品質診断装置 | |
| JP2564982B2 (ja) | 汎用インタフェース制御装置 | |
| JPH0358217B2 (ja) | ||
| US6581168B1 (en) | Method and apparatus for automatic receive verification | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JP2953878B2 (ja) | データ転送システム | |
| JPS6243938A (ja) | 回線診断装置 | |
| JP3218691B2 (ja) | 遠方監視制御システムの状態情報同期方法 | |
| JP2545165Y2 (ja) | シリアルデータ伝送装置 | |
| JP2001186216A (ja) | 回線モニタ装置 | |
| JPH0646736B2 (ja) | 通信障害検出方式 | |
| JP2001103123A (ja) | 端末インターフェイス検査方法および装置 | |
| JPH0216829A (ja) | データ受信制御方式 | |
| JPS61199990U (ja) | ||
| JPS63117530A (ja) | 伝送装置 | |
| JPS6243937A (ja) | 回線診断装置 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPH1022986A (ja) | シリアル入出力ポート | |
| JPH03202786A (ja) | シリアル送信機能検査回路 | |
| JPH04361450A (ja) | 伝送遅延測定装置 | |
| JPS6171749A (ja) | 伝送制御装置 | |
| JPS63180236A (ja) | デ−タ伝送装置 |