JPS6242300A - 道路通行料収受端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高速道路・有料道路の通行料収受システムに
おける道路通行料収受端末装置に関する。

従来の技術 従来、この種の道路通行料収受端末装置では、高性能な
マイクロコンピュータ−の単なる入出力装置であった。

また、２つ以上のマイクロコンピュータ−のデータ授受
方法としては、通信又は、共有メモリーの使用等の手段
がとられていた。

第２図は、従来の道路通行料収受端末装置の構成を示し
ており、１は高性能なマイクロコンピー−ターのアドレ
スバス、２はデータバス、３はコントロールバスであり
、４はアドレスバスの内容によりどの入出力部品を選択
するかを決定する為のデコード回路であり、４で選択さ
れた入出力部品が入力部品ｉ５であれば、データバス２
を通して入力部品ｉ５の情報がコントロールバス３の指
令に従って高性能なマイクロコンピュータ−に入力され
る。また、デコード回路４で選択された入出力部品が出
力部品ｊ６であれば、高性能なマイクロコンピユータ−
の情報がデータバス２を通して出力部品ｊ６に出力され
る。

第３図は２つ以上のマイクロコンビ、−ターデータ授受
を共有メモリーを使用して実現する為の構成を示してい
る。

１１は主マイクロコンピュータ−のバステアリ、１２は
副マイクロコンピュータ−のバス、１３゜１４はそれぞ
れのコンピューターのバスを共有メモリ１５から切りは
なす回路、１６は主マイクロコンピュータ−のバス又ハ
副マイクロコンピュータのバスのうちどちらのバスを共
有メモリに直続するかの調停回路である。

第３図の動作について説明する。主マイクロコンピュー
タ−から副マイクロコンピュータ−にデータを渡す場合
は、現在共有メモリが副マイクロコンピュータ−で使用
中か否かの判定後、現在使用中なら、副マイクロコンピ
ュータ−が使用終了するのを待ち、使用中でなければた
だちに副マイクロコンピュータ−のバス１２を共有メモ
リから切すはなし、主マイクロコンピュータ−のバス１
１を共有メモリに接続する。また、副マイクロコンピユ
ータ−から主マイクロコン・ビューターにデータを渡す
場合は、現在主マイクロコンピュータ−で共有メモリが
使用中か舌かの判定後、現在使用中でなければ直ちに、
使用中なら主マイクロコンピュータ−が使用後、主マイ
クロコンビ１＝ターのバス１１を共有メモリから切りは
なし、副マイクロコンピュータ−のバス１２を共有メモ
リに接続する。

発明が解決しようとする問題点 しかしながら、上記従来の道路通行料収受端末装置では
、高性能なマイクロコンピュータ−のバスが直接接続さ
れている為、高性能なマイクロコンピュータ−の搭載さ
れた道路ｉ１行料収受制御装置と道路通行料収受端末装
置との距離が長くとれないばかりでなく、ノイズにも弱
いという問題点があった。

また、道路通行料収受端末装置は有刺道路わきの狭いブ
ース内に設置しなければならないので、高性能なマイク
ロコンピュータ−に付加回路が多くなる為搭載不可能で
ある。しかしながら付加回路が少くてすむ低性能なマイ
クロコンピュータ−では道路を渋滞させることなく、高
速で通行券を発行したり、通行料を表示することは不可
能である０ ２つのマイクロコンピュータ−を使用した場合、処理性
能は一般に向上するが、２つのマイクロコンピュータ−
間のデータの受授が必要となる。このデータ受授の一つ
の方法が通信であるが、通信インタフェースが必要とな
り、・・−ドウエアｔが多くなるばかりでなく、それぞ
れのマイクロコンピュータ−は通信制御の負荷も負わな
ければならず、機能を実現することができない。また、
データ受授に共有メモリを使用した場合には、各々のバ
スを共有メモリから切りはなす回路、また、どちらのバ
スと共有メモリを接続するかの調停回路、および共有メ
モリというノ・−ドが増すばかりでなく、他のマイクロ
コンピュータ−からデータが書き込まれたか否か、ある
いは前回書き込んだデータが他方でマイ、クロコンピユ
ータ−で読み取ったか否かをある一定間隔で監視しでい
なければならス、主マイクロコンピュータ−が通行券の
搬送制御を行ない、副マイクロコンピュータ−が通行券
の印字制御をしている時等両マイクロコンビー□−ター
の繁忙期間では、機能を実現する為に処理時間等の制約
が大きくなる。

本発明はとのよ“−な従来の問題を解決するイ）のであ
り、以下に述べる３項目を同時に実現できろ道路通行料
収受端末装置を折供するものである。

■　道路通行料収受制御装置と道路通行料収受制御装置
占の距離をのば・すぎとができる。

■　道路通行料収受制御装置、Ｌ道路通行料収受端末装
置との間のデータ伝送の耐ノイズ性能を上昇させること
ができる。

■　処理時間の制約、スペースフｒクタ−の制約を最小
限におさえ機能を実用すること７つ；できる。

問題点を解決するだめの手段 本発明は上記目的を達成するだめに、道路通すテ料収受
端末装置（・覧′２つの−ｒイク１１：Ｊユ・ビ、−タ
ー＝−と、２つのマイクロコンピュータ−との間のデー
タ受授を行なう為の双方向ソフトレジスタ群とそのシフ
トレジスタに入−）ているデータ賃によりシフトレジス
タのシフトする回数を制御する手段と、他方のマイクロ
コンピュータ−からデータ授受を行なう必要の記憶があ
るか否かを知る手段と、データの受授が終了した際に上
記記憶の消去手段と、他方のマイクロコンピュータ−に
データを渡す為のシフトレジスタがあいているか否かを
知る手段とを設け、処理時間の制約、スペースファクタ
ーの制約を最少限におさえて機能を実現するよう例し、
道路通行料収受制御装置とは通信手段を用いることによ
り、道路通行料収受制御装置と道路通。

竹科収受端末装置とデータの受授を行なうようにしたも
のである。

作　　用 本発明は上記のような構成により、 ■　双方向シフトレジスタ群とそのシフトレジスタに入
っているデータ量によりシフトレジスタのシフトする回
数を制御する手段を有し、他方のマイクロコンピュータ
−にデータを渡す為のシフトレジスタがあいているか否
かを知る手段とを合わせもっているので、双方向のデー
タ受授がシフトレジスタを使用して実現できる。

■　他方のマイクロコンピュータ−からデータの受授を
行なう必要の記憶があるか否かを知る手段と、データの
受授が終了した際に上記記憶の消去手段とをもっている
のでデータ受授が最少限の負荷で実現できる。

■　上記２項が実現できるので付加回路の少ない低性能
のマイクロコンピュータ−を２つ使用ｌ〜゛Ｃ限られた
スペース内に機能を実現できる装置がおさ壕る。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において３１は主マイクロコンビ。

−ターであり、３２は主マイクロコンピュータ−から副
マイク「ゴコンピューターてデータを渡すシフトレジス
タに空きがないか否かの情報を与えるＡＮＤ回路である
。３３は主マイクロコンピュータ−のデータバスで、３
４〜３９は主マイクロコンビ、−ターから副マイクロコ
ンピュータ−にデータを渡す為のレジスタ群で、３４．
３５はデータの為の前段のレジスタであり、３了、３８
はデータの為の後段のレジスタである。３６及び３９は
、それぞれ、レジスタ３４．３６及び３７゜３８にデー
タが存在するか否かを与えるレジスタである。４０はパ
ルス発生回路であり、現在のデータ数により、シフトレ
ジスタ群に与えるシフトパルスをシフトさせたい数だけ
発生させる回路とともに、フラグ発生回路４１のデータ
が存在するか否かのフラグを書き込む回路にデータが存
在するか否かのパルス信号を与える回路もそなえている
。４４は副マイクロコンピュータ−４６に与えられてい
るデータが存在するか否かを知らせるＯＲ回路である。

４６は副マイクロコンピュータ−に与えられているデー
タが存在する時に副マイクロコンピュータ−に割り込み
を発生させる割込発生回路である。４７は、副マイクロ
コンピュータ−４５から主マイクロコンピュータ−３１
にデータを渡すシフトレジスタ４８〜５３に空きがない
か否かの情報を与えるＡＮＤ回路である。５４は副マイ
クロコンピュータ−のデータバスで、４８〜５３は副マ
イクロコンピュータ−から主マイクロコンビー−ターに
データを渡す為のレジスタ群で、４８．４９はデータの
為の前段のレジスタであり、５１．５２はデータの為の
後段のレジスタである。

５０及び５３はそれぞれ、レジスタ４８．４９及び５１
．ｓ２にデータが存在するか否かを与えるレジスタであ
る。５６は、パルス発生回路であり、現在のデータ数に
より、シフトレジスタ群に与えるシフトパルスを７フト
させたい数だけ発生させる回路とともにフラグ発生回路
５５のデータが存在するか否かのフラグを書き込む回路
にデータが存在するか否かのパルス信号を与える回路も
そなえている。６７は主マイクロコンピュータ−に与え
られているデータが存在するか否かを知らせるＯＲ回路
である。５８は主マイクロコンピュータ−に与えられて
いるデータが存在する時に主マイクロコンピュータ−に
割り込みを発生させる割り込み発生回路である。

次に上記実施例の動作について説明する。上記実施例に
おいて、主マイクロコンピュータ−３１カ副マイクロコ
ンピュータ−４６にデータを渡す場合は、ＡＮＤ回路３
２の出力を調べ、主マイクロコンピュータ−カラ副マイ
クロコンピュータ−にデータを渡すシフトレジスタ群３
４〜３９に空きがある場合（３２の出力が「偽」の時）
、バス３３を使用してレジスタ群３４〜３９にデータを
書き込む。主マイクロコンピュータ−３１がレジスタ群
３４〜３９にデータを書き込む時に主マイクロコンピュ
ータ−３１からパルス発生ｏ路４０に書き込む旨の信号
が与えられると、パルス発生回路４ｏは、現在レジスタ
群に入っているデータの数を調べ、「０」ケ入っている
場合には、データバス３３の情報をレジスタ３４．３５
にフラグ発生回路４１から「真」の情報が出力されるよ
うにしてレジスタ３６に「真」の情報を書き込むように
シフトレジスタ群３４〜３９にシフトパルスを１回発生
した後、レジスタ３４の情報をレジスタ３７に、レジス
タ３６の情報をレジスタ３８に、レジスタ３６の情報を
レジスタ３９に、フラグ発生回路４１から「偽」の情報
が出力されるよってし２てレジスタ３６に［偽−１の情
報を書き込むようにシフトレジスタ群３４〜・−３９に
シフトパルスをさらに１回発生させる。！、た、現在シ
フトレジスタ群３４〜３９に「１」ケのデータが人、っ
ている場合には、レジスタ３４の情報をレジスタ３了に
、レジスタ３６の情報をレジスタ３８に、レジスタ３６
の情報をレジスタ３９に、データバス３３の情報をレジ
スタ３４．３５に、フラグ発生回路４１から「真」の情
報が出力されるようにしてレジスタ３６に「真」の情報
を書き込む為にシフトレジスタ群３４〜３９に１回だげ
シフトパルスを発生させる。ＯＲ回路４゜４では、レジ
スタ３９、レジスタ３６のうち１つでも「真」の情報が
あれば、割り込み発生回路４６に「真」の情報を出力す
る。

割り込み発生回路４６では、ＯＲ回路４４から「真」の
情報を入力している時に副マイクロコンピューター４５
に割り込みをかけて、主マイクロコンピュータ−よりデ
ータが与えられていることを知らせる。副マイクロコン
ピュータ−４５では、割り込み発生回路４６より割り込
みをかけられると、パルス発生回路４ｏに読み込む旨の
信号を与えると同時にシフトレジスタ３７．３８の情報
をデータバス６４を使用して副マイクロコンピュータ−
４５にとり入れる。パルス発生回路４ｏでは、副マ・イ
クロコンピューター４６から読み込む旨の信号を与えら
れるとその信号の終了時にレジスタ３４の情報をレジス
タ３了に、レジスタ３６の内容ヲレジスタ３８に、レジ
スタ３６の内容をレジスタ３９に、フラグ発生回路４１
から「偽」の信号が出力されるようにしてレジスタ３６
に「偽」の情報を書き込むように、シフトレジスタ群３
４〜３９にシフトパルスを１回だけ与える。

副マイクロコンピュータ−４６から主マイクロコンピュ
ータ−３１にデータを渡す場合の動作を次に説明する。

副マイクロコンピュータ−４６は、ＡＮＤ回路４７の出
力を調べ、副マイクロコンピュータ−４５から主マイク
ロコンピュータ−３１にデータを渡すシフトレジスタ群
４８〜５３に空き（ＡＮＤ回路４７の出力が「偽」の時
）、データバス６４を使用し２てし／ジスタ群４８〜５
３にデータを書き込む。副マイクロコンピュータ−４５
がシフトレジスタ群４８〜・５３にデータを書き込ｔｒ
時ニ５１Ｊマイクロコンピュータ−４５からパルス発生
回路６６に書き込む旨の信号を与える３、パルス発生回
路５６け、現在レジスタ群に入−３ているデータの数を
調べ、ｒｃＪケ人−１でいろ場合には、フラグ発生回路
６５から「真」の情報か出力されるようにし、レジスタ
５０に「貢」の情報を書き込むように、データバス５４
の情報をレジスタ４８．４９に書き込むようにシフトレ
ジスタ群４８〜５３にシフトパルスを１回発生させたイ
多、フラグ発生回路５５から「偽」の情報が出力される
ようにし５て５、ｉ７ジスタ６Ｑに「偽Ｊの情報を書き
込むように、ｌ、−ジスタ５１に１．−ジスタ４８の情
報を書き込むようにレジスタ５２に１／ジスタ４９の情
報を書き込むように、さら４′ｉ−もう１回のシフトパ
ルスを発生さぜる１、Ｊ・ｆ？Ｘ現１′１−レジースタ
群−１８〜５３に１ケのデータが入っている場合には、
フラグ発生回路５５の出力が「真」となるようにしてレ
ジスタ５ｏに「真」の情報を書き込むように、レジスタ
５１にレジスタ４８の情報を書き込むように、レジスタ
５２にレジスタ４９の情報を書き込むように、レジスタ
５３にレジスタ６ｏの情報を書き込むように、レジスタ
４８．４９にデータバス６４の情報を書き込むようにレ
ジスタ群４８〜５３に１回だけシフトパルスを発生させ
る。

ＯＲ回路５７では、レジスタ５０．レジスタ６３のうち
１つでも「真」の情報があれば割り込み発生回路５８に
「真」の情報を出力する。割り込み発生回路５８では、
ＯＲ回路５７から「真」の情報を入力している時に主マ
イクロコンピュータ−３１に割り込みをかけて、副マイ
クロコンピュータ−４５よりデータが与えられているこ
とを知らセル。主マイクロコンピュータ−３１では、割
り込み発生回路５８より割り込みをかけられると、パル
ス発生回路５６に読み込む旨の信号を与えると同時にシ
フトレジスタ５１．５２の＋Ｎａをデータバス３３を使
用して主マイクロコンピュータ−３１にとり入れる。パ
ルス発生回路５６では、主マイクロコンピュータ−３１
から読み込む旨の信号を与えられるとその信号の終了時
にフラグ発生回路６６から「偽」の情報が出力されるよ
うにしてレジスタ６ｏに「偽」の情報を書き込むように
、レジスタ５１に、レジスタ４８の情報を書き込むよう
に、レジスタ５２にレジスタ４９の情報を書き込むよう
にシフトレジスタ群４８〜５３に、１回だけシフトパル
スを出力する。

上記実施例では、主マイクロコンビ、−ター３１カラ、
副マイクロコンピー−ター４５にデータを渡す為のシフ
トレジスタ群３４〜３９と、シフトレジスタ群３４〜３
９に入っているデータ量によりシフトレジスタの７フト
する回数を制御するパルス発生回路４ｏと、データの存
在の有無を示すフラグ発生回路４１をもつので、主マイ
クロコンビ、−ター３１から副マイクロコンピュータ−
４５にデータを渡すことができ、副マイクロコンピュー
タ−４５から主マイクロコンピュータ−３１にデータを
渡す為のシフトレジスタ群４８〜６３と、シフトレジス
タ群４８〜５３に入っているデータ量によりシフトレジ
スタのシフトする回数を制御するパルス発生回路５６と
、データの存在の有無を示すフラグ発生回路５５をもつ
ので副マイクロコンピュータ−４６から主マイクロコン
ピュータ−３１にデータを渡すことができる。シフトレ
ジスタ群にデータが受けとるべきデータが存在するか否
かを出力するＯＲ回路４４，６了と、受けとるべきデー
タが存在する場合には割り込みを発生させる回路４６．
５８があるので、データの受授が最少限の負荷で実現で
きる。

上記実施例はデータ受授け２ビツトであるがシフトレジ
スタ群のハード量を増すことにより、データバスのビッ
ト数まで拡大可能であり、長時間データを受授できない
ような処理が発生する場合には、シフトレジスタ群の段
数を多くし、処理閑散時にデータを書き込むことにより
、シフトレジスタ群の段数により定まる時間は他の処理
に専念することができる。

発明の効果 本発明は上記実施例より明らかなように、２つの低性能
なマイクロコンピュータ−を使用してその間のデータの
受授の負荷を最少限におさえることができるので、最少
限のスペースで機能を実現できるという効果を有する。

まだ、上記のデータ受授の負荷を最少限におさえること
ができるので、道路通行料収受制御装置と通信という手
段を用いてデータの受授ができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるブロック図、第２図
は従来の道路通行料収受端末装置のブロック図、第３図
は従来の技術を使用した２つのマイクロコンピュータ−
間のデータ受授の方法を示すブロック図である。 １・・・・・・アドレスバス、２・・・・・・データバ
ス、３・・・・・・コントロールバス、４・・・・・・
デコー１−”回路、５・・・入力部品ｉ、６・・・・・
・出力部品５．１１・・・・・・主マイクロコンピュー
タ−バス、１２・・・・・・副マイクロコンピュータ−
バス、１３・・・・・・主マイクロコンビュ−タ用バス
切替回路、１４・・・・・・副マイクロコンピュータ−
用パス切替回路、１５・・・・・・共有メモリ、１６・
・・・・・調停回路、３１・・・・・・主マイクロコン
ピュータ−１３２・・・・・・ＡＮＤ回路、３３・・・
・・・主マイクロコンピュータ−データバス、３４〜３
９・・・・・・シフトレジスタ群、４０・・・・・・パ
ルス発生回路、４１・・・・・・フラグ発生回路、４４
・・・・・・ＯＲ回路、４６・・・・・・副マイクロコ
ンピュータ−１４６・・・・・・割り込み発生回路、４
７・・・・・・ＡＮＤ回路、４８〜５３・・・・・・シ
フトレジスタ群、６４・・・・・・副マイクロコンピュ
ータ−データバス、６６・・・・・・フラグ発生回路、
５６・・・・・・パルス発生回路、６７・・・・・・Ｏ
Ｒ回路、５８・・・・・・割り込み発生回路。

Claims (1)

【特許請求の範囲】
1. 道路通行料収受制御装置と道路通行料収受端末装置との
   間の制御を行なう主マイクロコンピューターと、通行券
   に関する制御を行なう副マイクロコンピューターと、前
   記主マイクロコンピューターと前記副マイクロコンピュ
   ーターとのデータ授受を行なう為の双方向シフトレジス
   タ群と、前記シフトレジスタに入っているデータ量によ
   りシフトレジスタのシフトする回数を制御する手段と、
   前記主マイクロコンピューターと前記副マイクロコンピ
   ューターとでデータ授受を行なう必要の記憶があるか否
   かを知らせる手段と、データの授受が終了した際に前記
   記憶の消去を行なう手段と、他方のマイクロコンピュー
   タにデータを渡す為のシフトレジスタがあいているか否
   かを知る手段とを有する道路通行料収受端末装置。