JPS6242566A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6242566A JPS6242566A JP60182229A JP18222985A JPS6242566A JP S6242566 A JPS6242566 A JP S6242566A JP 60182229 A JP60182229 A JP 60182229A JP 18222985 A JP18222985 A JP 18222985A JP S6242566 A JPS6242566 A JP S6242566A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- hydrogenated amorphous
- thin film
- active layer
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
- H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
- H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
- H10D62/8163—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising long-range structurally-disordered materials, e.g. one-dimensional vertical amorphous superlattices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
Landscapes
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
薄膜トランジスタの改良である。
活性層を、水素化アモルファス炭化シリコン、水素化ア
モルファス窒化シリコン、水素化アモルファスゲルマニ
ウム化シリコン、水素化アモルファス酸化シリコン等の
薄膜４２と水素化アモルファスシリコンの薄膜４１とを
交互に積層してなる非晶質半導体薄膜積層体４とするこ
とにより。
モルファス窒化シリコン、水素化アモルファスゲルマニ
ウム化シリコン、水素化アモルファス酸化シリコン等の
薄膜４２と水素化アモルファスシリコンの薄膜４１とを
交互に積層してなる非晶質半導体薄膜積層体４とするこ
とにより。
これを可視光に対して透明とし、遮光板等を必要とする
ことなく、暗電流を減少し誤動作等の発生を防止しうる
ようにした薄膜トランジスタである。
ことなく、暗電流を減少し誤動作等の発生を防止しうる
ようにした薄膜トランジスタである。
本発明は、薄膜トランジスタに関する。特に、可視光に
対して透明の活性層を使用して、暗電流を誠少し誤動作
等の発生を防止する改良に関する。
対して透明の活性層を使用して、暗電流を誠少し誤動作
等の発生を防止する改良に関する。
薄膜トランジスタは、ガラス基板等非晶質基板の上に形
成されることが一般であるから、非晶質半導体である水
素化アモルファスシリコン膜を活性層とする場合が一般
である。
成されることが一般であるから、非晶質半導体である水
素化アモルファスシリコン膜を活性層とする場合が一般
である。
ところが、水素化アモルファスシリコンはバンドギャッ
プが約１．８ｅＶであり、可視光を吸収するから、信号
光としては赤外光より長波長の光を使用しても、不所望
の可視光を吸収して暗電流を生じ、さらには誤動作のお
それがある。
プが約１．８ｅＶであり、可視光を吸収するから、信号
光としては赤外光より長波長の光を使用しても、不所望
の可視光を吸収して暗電流を生じ、さらには誤動作のお
それがある。
この欠点を解消するには、バンドギャップが大きな非晶
質半導体を活性層とすればよい、この要請に応える非晶
質半導体としては、水素化アモルファス炭化シリコン、
水素化アモルファス窒化シリコン等があるが、これらに
あっては、キャリヤのモビリティ−が低く、抵抗率が大
きいから、抵抗率を低下するために不純物を導入するこ
とが望ましいが、このために不純物を導入すると。
質半導体を活性層とすればよい、この要請に応える非晶
質半導体としては、水素化アモルファス炭化シリコン、
水素化アモルファス窒化シリコン等があるが、これらに
あっては、キャリヤのモビリティ−が低く、抵抗率が大
きいから、抵抗率を低下するために不純物を導入するこ
とが望ましいが、このために不純物を導入すると。
トラップが増加する等して電気特性が損なわれる。水素
化アモルファス炭化シリコン、水素化アモルファス窒化
シリコン等のドーピング特性が悪いからである。そこで
、従来技術においては、活性層としては水素化アモルフ
ァスシリコンを使用し、これに遮光板を併用することが
一般であり。
化アモルファス炭化シリコン、水素化アモルファス窒化
シリコン等のドーピング特性が悪いからである。そこで
、従来技術においては、活性層としては水素化アモルフ
ァスシリコンを使用し、これに遮光板を併用することが
一般であり。
可視光に対して透明な活性層よりなるｆａ１１トランジ
スタの開発が望まれていた。
スタの開発が望まれていた。
本発明の目的はこの要請に応えることにあり、可視光に
対して透明な活性層を有し、暗電流が少なく不所望の可
視光吸収にもとづき誤動作等をすることのないｔａＪ膜
トランジスタを提供することにある。
対して透明な活性層を有し、暗電流が少なく不所望の可
視光吸収にもとづき誤動作等をすることのないｔａＪ膜
トランジスタを提供することにある。
Ｌ記の目的を達成するために本発明が採った手段は、水
素化アモルファス炭化シリコン、水素化アモルファス窒
化シリコン、水素化アモルファスゲルマニウム化シリコ
ン、水素化アモルファス酸化シリコン等の薄膜４２と水
素化アモルファスシリコンの薄膜４１とを交互に積層し
てなる非晶質半導体薄膜積層体４をもって活性層を形成
することにある。
素化アモルファス炭化シリコン、水素化アモルファス窒
化シリコン、水素化アモルファスゲルマニウム化シリコ
ン、水素化アモルファス酸化シリコン等の薄膜４２と水
素化アモルファスシリコンの薄膜４１とを交互に積層し
てなる非晶質半導体薄膜積層体４をもって活性層を形成
することにある。
本発明は、アモルファススーパーラティスの／くンドギ
ャップが、量子井戸の深さと幅とキャリヤである電子ま
たは空孔の有効質敬との関数として決定されるという性
質を利用し、バンドギャップの小さい水素化アモルファ
スシリコンの薄膜とバンドギャップの大きい水素化アモ
ルファス炭化シリコン、水素化アモルファス窒化シリコ
ン、水ｌｌアモルファスゲルマニウム化シリコン、水素
化アモルファス酸化シリコン等の薄膜との積層体を活性
層としたものである。換言すれば、上記の量子効果を利
用してバンドギャップが水素化アモルファスシリコンよ
り大きな非晶質半導体を実現し、これを活性層として可
視光吸収性を排除し、一方、アモルファススーパーラテ
ィスにおいて生じるキャリヤの閉じ込め効果を利用して
、電流は水素化アモルファスシリコン中を流れるように
したものである。
ャップが、量子井戸の深さと幅とキャリヤである電子ま
たは空孔の有効質敬との関数として決定されるという性
質を利用し、バンドギャップの小さい水素化アモルファ
スシリコンの薄膜とバンドギャップの大きい水素化アモ
ルファス炭化シリコン、水素化アモルファス窒化シリコ
ン、水ｌｌアモルファスゲルマニウム化シリコン、水素
化アモルファス酸化シリコン等の薄膜との積層体を活性
層としたものである。換言すれば、上記の量子効果を利
用してバンドギャップが水素化アモルファスシリコンよ
り大きな非晶質半導体を実現し、これを活性層として可
視光吸収性を排除し、一方、アモルファススーパーラテ
ィスにおいて生じるキャリヤの閉じ込め効果を利用して
、電流は水素化アモルファスシリコン中を流れるように
したものである。
この非晶質半導体はバンドギャップの制御が容易である
ことに加えて、ドーピング特性のすぐれている利点も有
するから、薄膜トランジスタの活性層として利用すると
き、不純物を導入して低抵抗とすることができる。水素
化アモルファス炭化シリコン、水素化アモルファス窒化
シリコン、水素化アモルファスゲルマニウム化シリコン
、水素化アモルファス酸化シリコン等はドーピング特性
が悪いためドープできないが、水素化アモルファスシリ
コンはドーピング特性がすぐれているので、水素化アモ
ルファスシリコンのみに不純物を導入して積層体の不純
物濃度を制御しうるからである。
ことに加えて、ドーピング特性のすぐれている利点も有
するから、薄膜トランジスタの活性層として利用すると
き、不純物を導入して低抵抗とすることができる。水素
化アモルファス炭化シリコン、水素化アモルファス窒化
シリコン、水素化アモルファスゲルマニウム化シリコン
、水素化アモルファス酸化シリコン等はドーピング特性
が悪いためドープできないが、水素化アモルファスシリ
コンはドーピング特性がすぐれているので、水素化アモ
ルファスシリコンのみに不純物を導入して積層体の不純
物濃度を制御しうるからである。
以下１図面を参照しつ一１本発明の一実施例に係る薄膜
トランジスタについてさらに説明する。
トランジスタについてさらに説明する。
第２図参照
ガラス基板等ｌ上にニッケルクローム等の導電体膜を厚
さ約１，０００人に形成した後、これを輻約２０％脂に
バターニングしてゲート電極２を形成する。
さ約１，０００人に形成した後、これを輻約２０％脂に
バターニングしてゲート電極２を形成する。
第３図参照
高周波グロー放電分解法を使用して、厚さ約３．０００
人の窒化シリコンの膜（ゲート絶縁膜）３と、」−記せ
る水素化アモルファスシリコンの薄膜４１と水素化アモ
ルファス炭化シリコン、水素化アモルファス窒化シリコ
ン、水素化アモルファスゲルマニウム化シリコン、水素
化アモルファス酸化シリコン等の薄Ｗ１４２との積層体
４と、リンがドープされた水素化アモルファスシリコン
の薄膜５とをつづけて形成する。積層体４を構成する各
薄膜の厚さは５〜５０＾であるが、積層体４全体の厚さ
は約１，０００人とする。積層体４は少なくとも１０組
形成されることになる。リンがドープされた水素化アモ
ルファスシリコンの薄！１５の厚さは約 １００人であ
る。
人の窒化シリコンの膜（ゲート絶縁膜）３と、」−記せ
る水素化アモルファスシリコンの薄膜４１と水素化アモ
ルファス炭化シリコン、水素化アモルファス窒化シリコ
ン、水素化アモルファスゲルマニウム化シリコン、水素
化アモルファス酸化シリコン等の薄Ｗ１４２との積層体
４と、リンがドープされた水素化アモルファスシリコン
の薄膜５とをつづけて形成する。積層体４を構成する各
薄膜の厚さは５〜５０＾であるが、積層体４全体の厚さ
は約１，０００人とする。積層体４は少なくとも１０組
形成されることになる。リンがドープされた水素化アモ
ルファスシリコンの薄！１５の厚さは約 １００人であ
る。
この工程は、水素をもって希釈されたモノシランと、メ
タンとモノシランとの混合ガスとを、順次切り換えてな
す高周波グロー放電分解法を使用すれば可能である。
タンとモノシランとの混合ガスとを、順次切り換えてな
す高周波グロー放電分解法を使用すれば可能である。
第４図参照
厚さ約 １ 、０００へのチタンｓ６と厚さ約２，００
０人のアルミニウム膜７とを形成する。この工程は通常
の真空蒸・着法、スパッタ法等を使用して可能である。
０人のアルミニウム膜７とを形成する。この工程は通常
の真空蒸・着法、スパッタ法等を使用して可能である。
ゲート電極２と対向する領域から膜５．６．７を、幅約
１５〜２０μｍに除去してソース電極８・ドレイン電極
９を形成する。
１５〜２０μｍに除去してソース電極８・ドレイン電極
９を形成する。
以りの工程をもって製造された薄膜トランジスタの活性
層のバンドギャップは水素化アモルファスシリコンのバ
ンドギャップより大きいので、可視光を吸収することは
なく、暗電流が流れたり、不所望の可視光を吸収して誤
動作することはない。
層のバンドギャップは水素化アモルファスシリコンのバ
ンドギャップより大きいので、可視光を吸収することは
なく、暗電流が流れたり、不所望の可視光を吸収して誤
動作することはない。
以上説明せるとおり、本発明に係る薄膜トランジスタの
活性層は水素化アモルファス炭化シリコン、水素化アモ
ルファス窒化シリコン、水素化アモルファスゲルマニウ
ム化シリコン、水素化アモルファス酸化シリコン等の薄
膜と水素化アモルファスシリコンの薄膜とを交りに８１
層してなる弊品質半導体、薄膜積層体をもって構成され
ており、量子効果によってそのバンドギャップは自由に
制御されて水素化アモルファスシリコンのバンドギャッ
プより大きくされており、しかも、水素化アモルファス
シリコン中にはドープが可能である力）らトラップ等の
おそれなくドーピングが自由にできる。そのため、予期
せざる可視光を吸収して暗電流を発生したり、不所望の
可視光を吸収して誤動作することもない、また、アモル
ファススーパーラティスのキャリヤ閉じ込め効果により
電流は水素化アモルファスシリコン中を流れるので。
活性層は水素化アモルファス炭化シリコン、水素化アモ
ルファス窒化シリコン、水素化アモルファスゲルマニウ
ム化シリコン、水素化アモルファス酸化シリコン等の薄
膜と水素化アモルファスシリコンの薄膜とを交りに８１
層してなる弊品質半導体、薄膜積層体をもって構成され
ており、量子効果によってそのバンドギャップは自由に
制御されて水素化アモルファスシリコンのバンドギャッ
プより大きくされており、しかも、水素化アモルファス
シリコン中にはドープが可能である力）らトラップ等の
おそれなくドーピングが自由にできる。そのため、予期
せざる可視光を吸収して暗電流を発生したり、不所望の
可視光を吸収して誤動作することもない、また、アモル
ファススーパーラティスのキャリヤ閉じ込め効果により
電流は水素化アモルファスシリコン中を流れるので。
モビリティ−も高く、動作速度も速く、この薄膜トラン
ジスタの特性はすぐれている。特に平面ディスプレイの
駆動用薄膜トランジスタとして使用すると、有効画素面
積が増加して明るい平面ディスプレイが得られる等の効
果もある。
ジスタの特性はすぐれている。特に平面ディスプレイの
駆動用薄膜トランジスタとして使用すると、有効画素面
積が増加して明るい平面ディスプレイが得られる等の効
果もある。
第１図は、本発明の一実施例に係る薄膜トランジスタの
断面図である。 第２〜４図は１本発明の一実施例に係る薄膜トランジス
タの製造工程図である。 ｌ・・・ガラスル撥、 ２・ ・ ・ゲート電極。 ３・φ−Ｍ化シリコンの膜（ゲート絶ａｒｇａ＞、４・
拳・、ｔｆ体、 ４１・番・水素化アモルファスシリコ
ンの薄膜、 ４２０参・水素化アモルファス炭化シリコ
ン１．水素化アモルファス窒化シリコン、水素化アモル
ファスゲルマニウム化シリコン、水素化アモルファス酸
化シリコン等のｐＪＳ。 ５争・・リンがドープされた水素化アモルファスシリコ
ンの薄膜、６− ・・チタン膜、７ ｅ ｅ ｅアルミ
ニウム膜、 ８・φ・ソース電極、９拳拳会ドレイン電
極。 代理人 弁理士 井桁貞−＋、、、、 、 、、’）・
＼１．−ユ ・ノ ・ご、）・ 工ｙｒｔ日 第４囚 不沼明 ′：ＬＡｔ圀 第２図 工屁記 第３図
断面図である。 第２〜４図は１本発明の一実施例に係る薄膜トランジス
タの製造工程図である。 ｌ・・・ガラスル撥、 ２・ ・ ・ゲート電極。 ３・φ−Ｍ化シリコンの膜（ゲート絶ａｒｇａ＞、４・
拳・、ｔｆ体、 ４１・番・水素化アモルファスシリコ
ンの薄膜、 ４２０参・水素化アモルファス炭化シリコ
ン１．水素化アモルファス窒化シリコン、水素化アモル
ファスゲルマニウム化シリコン、水素化アモルファス酸
化シリコン等のｐＪＳ。 ５争・・リンがドープされた水素化アモルファスシリコ
ンの薄膜、６− ・・チタン膜、７ ｅ ｅ ｅアルミ
ニウム膜、 ８・φ・ソース電極、９拳拳会ドレイン電
極。 代理人 弁理士 井桁貞−＋、、、、 、 、、’）・
＼１．−ユ ・ノ ・ご、）・ 工ｙｒｔ日 第４囚 不沼明 ′：ＬＡｔ圀 第２図 工屁記 第３図
Claims (1)
- 水素化アモルファス炭化シリコンと水素化アモルファス
窒化シリコンと水素化アモルファスゲルマニウム化シリ
コンと水素化アモルファス酸化シリコンとよりなるグル
ープから選らばれた一つの物質の薄膜（４２）と水素化
アモルファスシリコンの薄膜（４１）とを交互に積層し
てなる非晶質半導体薄膜積層体（４）を活性層とする薄
膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182229A JPS6242566A (ja) | 1985-08-20 | 1985-08-20 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182229A JPS6242566A (ja) | 1985-08-20 | 1985-08-20 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242566A true JPS6242566A (ja) | 1987-02-24 |
Family
ID=16114600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182229A Pending JPS6242566A (ja) | 1985-08-20 | 1985-08-20 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242566A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288367A (ja) * | 1985-10-11 | 1987-04-22 | ゼネラル エレクトリツク カンパニー | トランジスタ |
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPS63224259A (ja) * | 1987-03-12 | 1988-09-19 | Toshiba Corp | 薄膜素子の製造方法 |
| JPH0521794A (ja) * | 1991-02-04 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH0521801A (ja) * | 1990-12-25 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| EP0587520A1 (en) * | 1992-08-10 | 1994-03-16 | International Business Machines Corporation | A SiGe thin film or SOI MOSFET and method for making the same |
| WO2002001641A1 (en) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6838698B1 (en) | 1990-12-25 | 2005-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having source/channel or drain/channel boundary regions |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| JP2009170905A (ja) * | 2008-01-15 | 2009-07-30 | Samsung Electronics Co Ltd | 表示基板およびこれを含む表示装置 |
-
1985
- 1985-08-20 JP JP60182229A patent/JPS6242566A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288367A (ja) * | 1985-10-11 | 1987-04-22 | ゼネラル エレクトリツク カンパニー | トランジスタ |
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPS63224259A (ja) * | 1987-03-12 | 1988-09-19 | Toshiba Corp | 薄膜素子の製造方法 |
| US6838698B1 (en) | 1990-12-25 | 2005-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having source/channel or drain/channel boundary regions |
| JPH0521801A (ja) * | 1990-12-25 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7375375B2 (en) | 1990-12-25 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| JPH0521794A (ja) * | 1991-02-04 | 1993-01-29 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH06112491A (ja) * | 1992-08-10 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| EP0587520A1 (en) * | 1992-08-10 | 1994-03-16 | International Business Machines Corporation | A SiGe thin film or SOI MOSFET and method for making the same |
| US6674131B2 (en) | 2000-06-27 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor power device for high-temperature applications |
| WO2002001641A1 (en) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2009170905A (ja) * | 2008-01-15 | 2009-07-30 | Samsung Electronics Co Ltd | 表示基板およびこれを含む表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| JPS62219665A (ja) | 超格子薄膜トランジスタ | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPS6242566A (ja) | 薄膜トランジスタ | |
| WO2017000503A1 (en) | Metal oxide semiconductor thin film, thin-film-transistor, and their fabricating methods, and display apparatus | |
| KR102241097B1 (ko) | 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터 | |
| CN108987470B (zh) | 薄膜晶体管、显示面板及薄膜晶体管的制作方法 | |
| JP2007150157A (ja) | 薄膜トランジスタ | |
| CA2158182A1 (en) | Field effect transistor using diamond | |
| JPS6132471A (ja) | 薄膜トランジスタ | |
| JP2650946B2 (ja) | 薄膜電界効果素子 | |
| JPS62271475A (ja) | 半導体装置 | |
| JPH01218070A (ja) | Ｍｏｓトランジスタ | |
| JPS6420616A (en) | Formation of p-type sic electrode | |
| JPH0227771A (ja) | 薄膜半導体素子 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPS61187274A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58196057A (ja) | 半導体装置 | |
| JPH0367350B2 (ja) | ||
| TWI302032B (en) | Thin film transistor and method of fabricating thereof | |
| JPH0575125A (ja) | 薄膜トランジスタ | |
| JPS5817680A (ja) | 半導体装置 | |
| JP4873466B2 (ja) | 層状物質及びこれを用いた半導体装置 | |
| JP2624666B2 (ja) | 超伝導素子 | |
| JPS59149063A (ja) | 半導体装置 |