JPS6288367A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS6288367A JPS6288367A JP61241189A JP24118986A JPS6288367A JP S6288367 A JPS6288367 A JP S6288367A JP 61241189 A JP61241189 A JP 61241189A JP 24118986 A JP24118986 A JP 24118986A JP S6288367 A JPS6288367 A JP S6288367A
- Authority
- JP
- Japan
- Prior art keywords
- superlattice
- source
- layer
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
- H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
- H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
- H10D62/8163—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising long-range structurally-disordered materials, e.g. one-dimensional vertical amorphous superlattices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、移動度を改良するだめにチャンネル領域に
超格子を使用したｌ・ランジスタに関し、特に、アモル
ファス・シリコン（ａＳｊ）薄ｆｆｌトランジスタ（Ｔ
ＰＴ ）に関する。
超格子を使用したｌ・ランジスタに関し、特に、アモル
ファス・シリコン（ａＳｊ）薄ｆｆｌトランジスタ（Ｔ
ＰＴ ）に関する。
代表的なａ−３ｉＴＦＴでは、電子は、伝導チャンネル
において、例えば構造的欠陥あるいは不純物のようなト
ラップのために０．５ｃｔｌ／ポルト・秒を越えること
はめったにない実効（平均）ドリフト移動度ω）を持っ
ている。この実効移動度は、上記のよりなｉ・ラップを
埋めることにより増大させることができる。これを行う
１つの方法としてダート電極と伝導チャンネルとの間の
電界を例えば少なくとも５ｘｌＯＶ／ｃｍのように大き
くする。このように電界が大きくなると、伝導チャンネ
ルにおける誘導電子密度が増加し、これにより凡ての深
いトラップが電子で漢だされ、非常に浅いエネルギ状態
と移動端の上方とに位置する電子の割合が増加する。こ
れらの状態では、移動度は最高（約１Ｏ−２０ｄ／ボル
ト・秒〕になる。しかし、電界がこのように大きくなる
とゲート絶縁体が破壊されることがある。
において、例えば構造的欠陥あるいは不純物のようなト
ラップのために０．５ｃｔｌ／ポルト・秒を越えること
はめったにない実効（平均）ドリフト移動度ω）を持っ
ている。この実効移動度は、上記のよりなｉ・ラップを
埋めることにより増大させることができる。これを行う
１つの方法としてダート電極と伝導チャンネルとの間の
電界を例えば少なくとも５ｘｌＯＶ／ｃｍのように大き
くする。このように電界が大きくなると、伝導チャンネ
ルにおける誘導電子密度が増加し、これにより凡ての深
いトラップが電子で漢だされ、非常に浅いエネルギ状態
と移動端の上方とに位置する電子の割合が増加する。こ
れらの状態では、移動度は最高（約１Ｏ−２０ｄ／ボル
ト・秒〕になる。しかし、電界がこのように大きくなる
とゲート絶縁体が破壊されることがある。
この発明のトランジスタは、ソース及びドレン領域と、
これらの領域の相互間にあるチャンネル領域とから成る
。このチャンネル領域ｄ１ゲート絶縁体によって７−１
−いに離間されたゲート電イタと半導体超格子とから成
る３、この超格ＩＦ ＩＪ： 、、 、、、Ｉ’二記ノ
ース及びドレン領域相互間に伸延−する非ドー、プの広
い禁止帯幅と狭い禁止帯幅の層から成る。、〔実施例の
詳細な１１１１明〕 身’＜１図Ｋｆ（Ｊｌ、「スタガ反転構造１ （ＬＬい
〕阜いに反転して配置さｆｌだ構ｊｊ〜）の金網酸化ζ
吻゛１４導体電界効果１− ランジスタ（、ＭＯＳＦＥ
Ｔ ）から成ｑ）’ｒｐ’ｒ１２を上面に有する例えＣ
１−ガラスの基板１ｏか示ざｆｔでいる。’Ｉ’ＦＴ１
２は、ソース領域１４、チャンネル領域」６及びドレン
領域１Ｂを持っている。代表的にソース饋域コ−ａ４；
Ｊ、ソース電極２４−に対する良好なオーム接触を１！
Ｊ、るためのＮ導電型ド−ブ部分戚を上端部ｒζ有する
非ドープの水素化アモルファス・シリコン（ａ−ｓｌ：
ｎ）のソース層２０から成る。同ＩＦ、Ｆシン１ｌｉＪ
ｊ域１８（１１、非Ｆ−プのａ−５ｉ ： ＨのＦ Ｌ
／ シ層２Ｇ、Ｎ導電型Ｆ−ブ部分２８及びドレン電極
３ｏから１戊る〇 チャンネル領域１６ ｔ／Ｊ’、 、基板１０上に設′
けられたゲート電極３２と、こび）ゲート電（１も１３
＋に設ｉｔゴ、１１／こゲ−ト絶縁体３４と、このゲ−
ｌ−絶縁体：＜４ｆＪで設υ１られたＩ′ｒｉ洛−Ｃ３
５）と７ｒら成る９、超＋３ Ｃ３５ｉｔ： ％ ９
ｆｌ−、ｙ（設Ｈらｔｌだ狭い禁市計幅（７） １４
？’ｆノ層３６ （ｌ（’＞ 庫ｙ、、 Ｌ）と広い禁
ＩＩ−，帯幅Ｌｙ）イ４ｔ゛１の層３と］（陰影Ｔ゛小
−１−）とから成る。とノアらの層３Ｇと３ト３（ζｊ
１ チャンネル領域］６と平行、即ぢ、ソースβ工″Ｉ
Ｊ：、曵１４とドし・ン領域■Ｆ３ノ二を結ぶ線とｉｔ
７．行Ｑで伸延（２−ｒいる３、電極２４ 、、３０及
び５２ｋｌ：ｓ蒸着あイ）いはスパッタリングによって
被着さ伊ることのＴきる例、ｆ ｌ：ｌ’りＯムのよう
な良導電性４Ｎ料で形成さｈでいる。Ｔ）’ ！Ｉ’１
２の残りの素子け、代表的な方法とｌ、 ′７．．例λ
−＆ｌ’参渚とし、てここに示すカールソン（Ｃａｒ］
、ｓｏｎ ）氏の米国特許第４ 、 （’）６４ 、５
２１’ｌす明細書に記載されているようしてシラン及び
ドーピング・ガス中でのグ［１−放′市（でより、或い
は、参考としてここに示すパンコブ（Ｐａｎｋｏｖｅ
）氏の米国’ｈｆ Ｗｉ第４５．ｉ、 ０９．２’／、
１．、９明細書に記載さ７１−Ｃいる。Ｉう（てシラン
、１ニー ピング・ガス及び混合ガス中でのグｒｊ−
Ｉ７し電に。１−り被着形成することがＴ′きる。ゲー
ト絶縁体３４）：Ｊ：、例えは酸化シリコン、窒化シリ
コン、酸ｆｌ−、アルミニウム或いはこれらの組み合わ
せから成る材料によって形成することができ、化学蒸看
（ＣＶＤ ）或いはプラズマ増強ＣＶＤ Ｋより形成で
きる。狭い禁止帯幅の層３６は、約３乃ヤ１５ナノメー
タ（ｎｍ ）望ましくけ約６ｎｍ以下の厚さを有し、非
ドープのａ−５ｉ、ａ−３ｊ：Ｈ或い（ｄａ−３ｉ、Ｇ
ｅ： Ｈによって形成することができる。広い禁止帯幅
の層３Ｂは、代表的な厚さが約１．、Ｏｎ ｍであり、
炭素か窒素の何れかを混合したａ−３ｉ：１４によって
形成することができる。代表的には、全厚さが約！〕Ｏ
乃至２５０ｎｍである超格子３５に対して、５乃至３０
対の層が存在する。
これらの領域の相互間にあるチャンネル領域とから成る
。このチャンネル領域ｄ１ゲート絶縁体によって７−１
−いに離間されたゲート電イタと半導体超格子とから成
る３、この超格ＩＦ ＩＪ： 、、 、、、Ｉ’二記ノ
ース及びドレン領域相互間に伸延−する非ドー、プの広
い禁止帯幅と狭い禁止帯幅の層から成る。、〔実施例の
詳細な１１１１明〕 身’＜１図Ｋｆ（Ｊｌ、「スタガ反転構造１ （ＬＬい
〕阜いに反転して配置さｆｌだ構ｊｊ〜）の金網酸化ζ
吻゛１４導体電界効果１− ランジスタ（、ＭＯＳＦＥ
Ｔ ）から成ｑ）’ｒｐ’ｒ１２を上面に有する例えＣ
１−ガラスの基板１ｏか示ざｆｔでいる。’Ｉ’ＦＴ１
２は、ソース領域１４、チャンネル領域」６及びドレン
領域１Ｂを持っている。代表的にソース饋域コ−ａ４；
Ｊ、ソース電極２４−に対する良好なオーム接触を１！
Ｊ、るためのＮ導電型ド−ブ部分戚を上端部ｒζ有する
非ドープの水素化アモルファス・シリコン（ａ−ｓｌ：
ｎ）のソース層２０から成る。同ＩＦ、Ｆシン１ｌｉＪ
ｊ域１８（１１、非Ｆ−プのａ−５ｉ ： ＨのＦ Ｌ
／ シ層２Ｇ、Ｎ導電型Ｆ−ブ部分２８及びドレン電極
３ｏから１戊る〇 チャンネル領域１６ ｔ／Ｊ’、 、基板１０上に設′
けられたゲート電極３２と、こび）ゲート電（１も１３
＋に設ｉｔゴ、１１／こゲ−ト絶縁体３４と、このゲ−
ｌ−絶縁体：＜４ｆＪで設υ１られたＩ′ｒｉ洛−Ｃ３
５）と７ｒら成る９、超＋３ Ｃ３５ｉｔ： ％ ９
ｆｌ−、ｙ（設Ｈらｔｌだ狭い禁市計幅（７） １４
？’ｆノ層３６ （ｌ（’＞ 庫ｙ、、 Ｌ）と広い禁
ＩＩ−，帯幅Ｌｙ）イ４ｔ゛１の層３と］（陰影Ｔ゛小
−１−）とから成る。とノアらの層３Ｇと３ト３（ζｊ
１ チャンネル領域］６と平行、即ぢ、ソースβ工″Ｉ
Ｊ：、曵１４とドし・ン領域■Ｆ３ノ二を結ぶ線とｉｔ
７．行Ｑで伸延（２−ｒいる３、電極２４ 、、３０及
び５２ｋｌ：ｓ蒸着あイ）いはスパッタリングによって
被着さ伊ることのＴきる例、ｆ ｌ：ｌ’りＯムのよう
な良導電性４Ｎ料で形成さｈでいる。Ｔ）’ ！Ｉ’１
２の残りの素子け、代表的な方法とｌ、 ′７．．例λ
−＆ｌ’参渚とし、てここに示すカールソン（Ｃａｒ］
、ｓｏｎ ）氏の米国特許第４ 、 （’）６４ 、５
２１’ｌす明細書に記載されているようしてシラン及び
ドーピング・ガス中でのグ［１−放′市（でより、或い
は、参考としてここに示すパンコブ（Ｐａｎｋｏｖｅ
）氏の米国’ｈｆ Ｗｉ第４５．ｉ、 ０９．２’／、
１．、９明細書に記載さ７１−Ｃいる。Ｉう（てシラン
、１ニー ピング・ガス及び混合ガス中でのグｒｊ−
Ｉ７し電に。１−り被着形成することがＴ′きる。ゲー
ト絶縁体３４）：Ｊ：、例えは酸化シリコン、窒化シリ
コン、酸ｆｌ−、アルミニウム或いはこれらの組み合わ
せから成る材料によって形成することができ、化学蒸看
（ＣＶＤ ）或いはプラズマ増強ＣＶＤ Ｋより形成で
きる。狭い禁止帯幅の層３６は、約３乃ヤ１５ナノメー
タ（ｎｍ ）望ましくけ約６ｎｍ以下の厚さを有し、非
ドープのａ−５ｉ、ａ−３ｊ：Ｈ或い（ｄａ−３ｉ、Ｇ
ｅ： Ｈによって形成することができる。広い禁止帯幅
の層３Ｂは、代表的な厚さが約１．、Ｏｎ ｍであり、
炭素か窒素の何れかを混合したａ−３ｉ：１４によって
形成することができる。代表的には、全厚さが約！〕Ｏ
乃至２５０ｎｍである超格子３５に対して、５乃至３０
対の層が存在する。
ゲート電極３２が基板１．０上に被着形成された後、ゲ
ート絶縁体３４がゲート電極３２」二に被着形成される
。次に、層３６及び３８が被着され且つパターン形成さ
れる４３次に、ソース層２０及びドレン層２６が被着形
成され、この被着形成の終了近くでドーピング・ガスを
使用してドープ部分２２及び２８が形成される。この後
、過剰のａ−３ｉが超格子３５上から取り除かれて、電
極２４−及び３０が被着形成される。
ート絶縁体３４がゲート電極３２」二に被着形成される
。次に、層３６及び３８が被着され且つパターン形成さ
れる４３次に、ソース層２０及びドレン層２６が被着形
成され、この被着形成の終了近くでドーピング・ガスを
使用してドープ部分２２及び２８が形成される。この後
、過剰のａ−３ｉが超格子３５上から取り除かれて、電
極２４−及び３０が被着形成される。
第２図には、上述の実施例の各、、＋：ｊ′に対応−す
る素子に同じ参照番月を附し／こ別の実施例が示さノ′
１ている。、この実殉例でｄ１ソース電極２４及びド［
／ン電権３ Ｆ、）け基板１０値７隣接し１ ゲー）
ｊｆイ修３２ｉＪ−超格子３！５の上方にある１、この
実施例の製ｊＰｆ方法（ｒ、ｒ： ’、最初の段階が電
極Ｘ２４及び３０の被着及びパターン形成であることと
、ゲート絶縁体！３４及びゲート電極３２の被着及びパ
ターン形成が最後の段階になることとを除いて、第１図
に示された実施例と同様である。
る素子に同じ参照番月を附し／こ別の実施例が示さノ′
１ている。、この実殉例でｄ１ソース電極２４及びド［
／ン電権３ Ｆ、）け基板１０値７隣接し１ ゲー）
ｊｆイ修３２ｉＪ−超格子３！５の上方にある１、この
実施例の製ｊＰｆ方法（ｒ、ｒ： ’、最初の段階が電
極Ｘ２４及び３０の被着及びパターン形成であることと
、ゲート絶縁体！３４及びゲート電極３２の被着及びパ
ターン形成が最後の段階になることとを除いて、第１図
に示された実施例と同様である。
動作中、超格子３５の周期的構造により、移動端のすぐ
下にあるエネルギを有する浅いバンド・テール状態（ｂ
ａｎｄ ｔａｉｌ ５ｔａｔｅ ）に位置する電子の波
動関数の空間範囲が制限される。こｆｌ、 ）でより、
これらの電子の／「容エネルギ・レベルｆｒｊ： 、）
一方に移り、より高いエネルギとなる。より深い所に位
置する欠陥（深いトラップ）にトラップさ７ｈだ’ＭＥ
ｒのエネルギ・レベルは影響を受けない。エネルギが
上方に移る浅いバンド・テール状態ｋ１．１ ％深いト
ラップよりも数桁ノ（きくなる。従って、所定の電界に
対して全電子数の大部分は、チャンネル領域に超格子ｒ
を含寸ないＴＰＴに比べて移動度が大きいエネルギ状態
１で位置する。
下にあるエネルギを有する浅いバンド・テール状態（ｂ
ａｎｄ ｔａｉｌ ５ｔａｔｅ ）に位置する電子の波
動関数の空間範囲が制限される。こｆｌ、 ）でより、
これらの電子の／「容エネルギ・レベルｆｒｊ： 、）
一方に移り、より高いエネルギとなる。より深い所に位
置する欠陥（深いトラップ）にトラップさ７ｈだ’ＭＥ
ｒのエネルギ・レベルは影響を受けない。エネルギが
上方に移る浅いバンド・テール状態ｋ１．１ ％深いト
ラップよりも数桁ノ（きくなる。従って、所定の電界に
対して全電子数の大部分は、チャンネル領域に超格子ｒ
を含寸ないＴＰＴに比べて移動度が大きいエネルギ状態
１で位置する。
第３図には、正のゲート−ドレン・バイアス電圧が存在
する時のゲート絶縁体３４０近くにある超格子３５０部
分のエネルギ・バンドが示されている。
する時のゲート絶縁体３４０近くにある超格子３５０部
分のエネルギ・バンドが示されている。
この状況において、層３６及び３８の価電子帯（Ｖ、Ｂ
、）と伝導帯（Ｃ，Ｂ、）とは、ゲート絶縁体３４近く
のエネルギに丑で減少し、フェルミ・レベル４０より下
に降下する。自由電子（Ｏで示す）が最下位の利用でき
るエネルギ状態Ｋｔで降下するため、これらの電子は、
絶縁体３４例最も近い狭い禁止帯幅の層即ち３６ａ ｚ
３６ｂ Ｘ３６ｃ ％の伝導帯に１で降下しがちにな
る。’Ｉ’ＦＴ］、２における伝導は、第３図の面に垂
直な方向に動くこれらの電子より成る。従って、最大限
の可能な移動度を得るために、絶縁体３牛の最も近くに
ある超格子３５の層が狭い禁止帯幅の層３６から成るよ
うにすることが望ましい。これは、トラップ状態を最大
限埋めることが出来るからである。
、）と伝導帯（Ｃ，Ｂ、）とは、ゲート絶縁体３４近く
のエネルギに丑で減少し、フェルミ・レベル４０より下
に降下する。自由電子（Ｏで示す）が最下位の利用でき
るエネルギ状態Ｋｔで降下するため、これらの電子は、
絶縁体３４例最も近い狭い禁止帯幅の層即ち３６ａ ｚ
３６ｂ Ｘ３６ｃ ％の伝導帯に１で降下しがちにな
る。’Ｉ’ＦＴ］、２における伝導は、第３図の面に垂
直な方向に動くこれらの電子より成る。従って、最大限
の可能な移動度を得るために、絶縁体３牛の最も近くに
ある超格子３５の層が狭い禁止帯幅の層３６から成るよ
うにすることが望ましい。これは、トラップ状態を最大
限埋めることが出来るからである。
動作中、ゲート−ソース・バイアス電ＬＩＥが供給され
ない場合、ＴＰＴ、１．２にＪ゛、狭い禁止帯幅の層３
６及び広い禁止帯幅の層３日がＦ〜プされておらず従っ
て導電度が低くオフに′ｆｃる。正のバイアス電圧が供
給されると、Ｎ、ｉｊｌ：電型ドープ部分２２からの自
由電子は、ソース層２０の非ドープ部分へ移動し、超格
子３５を経て、正にバイアスたれたドレン電極３０で集
められて、’Ｉ’ＦＴ１２は會通状態になる。従って、
ＴＰＴ１２ハ、エンハンスメント・モード装置でアル。
ない場合、ＴＰＴ、１．２にＪ゛、狭い禁止帯幅の層３
６及び広い禁止帯幅の層３日がＦ〜プされておらず従っ
て導電度が低くオフに′ｆｃる。正のバイアス電圧が供
給されると、Ｎ、ｉｊｌ：電型ドープ部分２２からの自
由電子は、ソース層２０の非ドープ部分へ移動し、超格
子３５を経て、正にバイアスたれたドレン電極３０で集
められて、’Ｉ’ＦＴ１２は會通状態になる。従って、
ＴＰＴ１２ハ、エンハンスメント・モード装置でアル。
この発明は、移動度がビテ゛オ周波数信号の伝送を行う
のに十分な程高くなるため、液晶表示装置における駆動
トランジスタとして使用することができ、寸だ、デコー
ド・トランジスタとしてモ使用できる。ここで言う「広
い禁１１−帯幅」及び「狭い禁止帯幅」は、互いに比較
した場合であって絶対的な意味での禁止帯幅でｄない。
のに十分な程高くなるため、液晶表示装置における駆動
トランジスタとして使用することができ、寸だ、デコー
ド・トランジスタとしてモ使用できる。ここで言う「広
い禁１１−帯幅」及び「狭い禁止帯幅」は、互いに比較
した場合であって絶対的な意味での禁止帯幅でｄない。
移動度の増強を行うには、最小でも約１００ミリ電子ボ
ルトの禁止帯幅の差が必要である。この禁止帯幅の差υ
、移動度の増強を最大にするために、実施可能な限り大
きくすべきである。
ルトの禁止帯幅の差が必要である。この禁止帯幅の差υ
、移動度の増強を最大にするために、実施可能な限り大
きくすべきである。
ＩＲ弓３６及び３８ｄ１例えＩＬ′ｆ微晶質シリコンの
ような微品質半導体桐料によっても形成することかでき
る。
ような微品質半導体桐料によっても形成することかでき
る。
第１図及び第２図はこの発明のトランジスタの互いに異
なる２つの実施例の断面図、第３図は第］−図及び第２
図の実施例のエネルギ・バンドを示す図である。 コ４・・・ソース領域、］６・・・チャンネル頭載、１
Ｂ・・・ドレン領域、３２・・・ゲート電極、３４・・
・ゲート絶縁体、３５・・・超格子、３６・・・狭い禁
止帯幅の層、３日・・・広い禁止帯幅の層。 特許出願人 アールシーニー コーポレーション化
理 人 清 水 哲 ほか２名オｌ霞 才２０
なる２つの実施例の断面図、第３図は第］−図及び第２
図の実施例のエネルギ・バンドを示す図である。 コ４・・・ソース領域、］６・・・チャンネル頭載、１
Ｂ・・・ドレン領域、３２・・・ゲート電極、３４・・
・ゲート絶縁体、３５・・・超格子、３６・・・狭い禁
止帯幅の層、３日・・・広い禁止帯幅の層。 特許出願人 アールシーニー コーポレーション化
理 人 清 水 哲 ほか２名オｌ霞 才２０
Claims (1)
- （１）互いに離間されたソース及びドレン領域と、これ
らの領域の相互間にあるチャンネル領域とから成るトラ
ンジスタであつて、 上記チャンネル領域はゲート絶縁体によつて互いに離間
されたゲート電極と超格子とから成り、この超格子は上
記ソース及びドレン領域相互間に伸延する互い違いに重
ね合わされた複数の非ドープの広い禁止帯幅と狭い禁止
帯幅の層から成るように構成されたトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/786,888 US4697197A (en) | 1985-10-11 | 1985-10-11 | Transistor having a superlattice |
| US786888 | 1985-10-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288367A true JPS6288367A (ja) | 1987-04-22 |
Family
ID=25139860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61241189A Pending JPS6288367A (ja) | 1985-10-11 | 1986-10-09 | トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4697197A (ja) |
| JP (1) | JPS6288367A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377158A (ja) * | 1986-09-19 | 1988-04-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPH01248667A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | 電界効果トランジスタ |
| JPH066417U (ja) * | 1991-11-27 | 1994-01-28 | 美貴枝 長井 | 被治療用シャツ及びズボン |
| JPH06112491A (ja) * | 1992-08-10 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256478A (ja) * | 1986-04-30 | 1987-11-09 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| US4908678A (en) * | 1986-10-08 | 1990-03-13 | Semiconductor Energy Laboratory Co., Ltd. | FET with a super lattice channel |
| US4849797A (en) * | 1987-01-23 | 1989-07-18 | Hosiden Electronics Co., Ltd. | Thin film transistor |
| US5227644A (en) * | 1989-07-06 | 1993-07-13 | Nec Corporation | Heterojunction field effect transistor with improve carrier density and mobility |
| US5086329A (en) * | 1990-07-27 | 1992-02-04 | The United States Of America As Represented By The Secretary Of The Navy | Planar gallium arsenide NPNP microwave switch |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5196907A (en) * | 1990-08-20 | 1993-03-23 | Siemens Aktiengesellschaft | Metal insulator semiconductor field effect transistor |
| JP2923700B2 (ja) | 1991-03-27 | 1999-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5777364A (en) * | 1992-11-30 | 1998-07-07 | International Business Machines Corporation | Graded channel field effect transistor |
| US20060011905A1 (en) * | 2003-06-26 | 2006-01-19 | Rj Mears, Llc | Semiconductor device comprising a superlattice dielectric interface layer |
| US20050282330A1 (en) * | 2003-06-26 | 2005-12-22 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers |
| US20080054300A1 (en) * | 2006-06-30 | 2008-03-06 | Philip Gene Nikkel | Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors |
| CN115117176A (zh) | 2022-06-30 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292369A (ja) * | 1985-06-20 | 1986-12-23 | Canon Inc | 電界効果型薄膜トランジスタ |
| JPS6242566A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 薄膜トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203123A (en) * | 1977-12-12 | 1980-05-13 | Burroughs Corporation | Thin film memory device employing amorphous semiconductor materials |
| US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
| US4590507A (en) * | 1984-07-31 | 1986-05-20 | At&T Bell Laboratories | Variable gap devices |
-
1985
- 1985-10-11 US US06/786,888 patent/US4697197A/en not_active Expired - Fee Related
-
1986
- 1986-10-09 JP JP61241189A patent/JPS6288367A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292369A (ja) * | 1985-06-20 | 1986-12-23 | Canon Inc | 電界効果型薄膜トランジスタ |
| JPS6242566A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 薄膜トランジスタ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6377158A (ja) * | 1986-09-19 | 1988-04-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| JPS63181473A (ja) * | 1987-01-23 | 1988-07-26 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPH01248667A (ja) * | 1988-03-30 | 1989-10-04 | Nissan Motor Co Ltd | 電界効果トランジスタ |
| JPH066417U (ja) * | 1991-11-27 | 1994-01-28 | 美貴枝 長井 | 被治療用シャツ及びズボン |
| JPH06112491A (ja) * | 1992-08-10 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4697197A (en) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6288367A (ja) | トランジスタ | |
| US12034051B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| US6998634B2 (en) | Memory device utilizing vertical nanotubes | |
| CN1317768C (zh) | 利用垂直纳米管的非易失性存储装置 | |
| US5073519A (en) | Method of fabricating a vertical FET device with low gate to drain overlap capacitance | |
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| US5559343A (en) | Semiconductor device with metallic precipitate and its manufacture | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| TWI737665B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JP3513805B2 (ja) | モット転移チャネル層を有する電界効果トランジスタ及びその製造方法 | |
| KR960015966A (ko) | 셀이 과잉소거되지 않게 하기 위해 분할된 플로팅 게이트를 갖고 있는 전기적으로 소거가능하고 프로그램 가능한 판독 전용 메모리 셀 및 그 제조 방법 | |
| WO2005117131A1 (en) | Electric device with vertical component | |
| CA2442127C (en) | Negative-resistance field-effect element | |
| US6559518B1 (en) | MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device | |
| JP3402905B2 (ja) | 半導体素子 | |
| US20180269280A1 (en) | Semi-metal rectifying junction | |
| JP3217333B2 (ja) | Ｍｏｓ型ヘテロ構造、該構造を備えた半導体装置及びその製造方法 | |
| JPH06151850A (ja) | 薄膜トランジスタ | |
| EP0547030A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JPH06101559B2 (ja) | 超格子電子素子 | |
| JP2713152B2 (ja) | 単一電子トンネリング効果素子およびその製造方法 | |
| JP3484005B2 (ja) | 半導体装置 | |
| JPH05275453A (ja) | 接合ｆｅｔ及びその製造方法 | |
| EP0487922B1 (en) | High speed switching electron device |