JPS6243189B2 - - Google Patents
Info
- Publication number
- JPS6243189B2 JPS6243189B2 JP15620677A JP15620677A JPS6243189B2 JP S6243189 B2 JPS6243189 B2 JP S6243189B2 JP 15620677 A JP15620677 A JP 15620677A JP 15620677 A JP15620677 A JP 15620677A JP S6243189 B2 JPS6243189 B2 JP S6243189B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transistor
- plasma display
- circuit
- closed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はプラズマデイスプレイの駆動に関し、
特にAC型プラズマデイスプレイの駆動回路に関
する。
特にAC型プラズマデイスプレイの駆動回路に関
する。
AC型プラズマデイスプレイは、周知の如く、
２枚の平面ガラスを重ね合せ、その重ね合せたガ
ラスのすきまに不活性ガスを封入し、このガス封
入空間のそれぞれのガラス表面に誘導体層で覆わ
れた電極を対向して固定し、この対向電極間に交
流電圧を印加することにより、対向電極部分の不
活性ガスを放電させ、発光を得る装置である。
２枚の平面ガラスを重ね合せ、その重ね合せたガ
ラスのすきまに不活性ガスを封入し、このガス封
入空間のそれぞれのガラス表面に誘導体層で覆わ
れた電極を対向して固定し、この対向電極間に交
流電圧を印加することにより、対向電極部分の不
活性ガスを放電させ、発光を得る装置である。
従来、この種のプラズマデイスプレイは第１図
のようなコンプリメンタリ型の回路で駆動するこ
とが回路損失を少なくする手段とされていた。し
かしながら、回路に使用されるスイツチング素子
（例えばトランジスタ）は高耐圧で、しかも比較
的電流容量の多いものが要求されるために、スイ
ツチングスピードが遅く、スイツチングのずれに
よる同時導通の期間が生じ、回路損失を十分低減
できない欠点があつた。
のようなコンプリメンタリ型の回路で駆動するこ
とが回路損失を少なくする手段とされていた。し
かしながら、回路に使用されるスイツチング素子
（例えばトランジスタ）は高耐圧で、しかも比較
的電流容量の多いものが要求されるために、スイ
ツチングスピードが遅く、スイツチングのずれに
よる同時導通の期間が生じ、回路損失を十分低減
できない欠点があつた。
本発明は従来の技術に内在する上記欠点を除去
する為になされたものであり、従つて本発明の目
的は、コンプリメンタリ型回路に与えるプラズマ
デイスプレイ駆動用電源をスイツチングタイミン
グによつて制御し、回路損失の少ない、信類性の
高いプラズマデイスプレイの新規な駆動回路を提
供することにある。
する為になされたものであり、従つて本発明の目
的は、コンプリメンタリ型回路に与えるプラズマ
デイスプレイ駆動用電源をスイツチングタイミン
グによつて制御し、回路損失の少ない、信類性の
高いプラズマデイスプレイの新規な駆動回路を提
供することにある。
本発明の上記目的は、AC型プラズマデイスプ
レイにおいて、プラズマデイスプレイにパルス電
圧を印加するスイツチング素子と、前記パルス電
圧の印加によりプラズマデイスプレイに発生する
壁電荷の極性を変えるためのスイツチング素子
と、前記パルス電圧を印加するスイツチング素子
に電源を供給するためのスイツチング素子と、該
スイツチング素子によりチヤージされるコンデン
サと、該コンデンサにチヤージした電荷をデスチ
ヤージするスイツチング素子とを具備しているこ
とを特徴とするプラズマデイスプレイ駆動回路、
によつて達成される。
レイにおいて、プラズマデイスプレイにパルス電
圧を印加するスイツチング素子と、前記パルス電
圧の印加によりプラズマデイスプレイに発生する
壁電荷の極性を変えるためのスイツチング素子
と、前記パルス電圧を印加するスイツチング素子
に電源を供給するためのスイツチング素子と、該
スイツチング素子によりチヤージされるコンデン
サと、該コンデンサにチヤージした電荷をデスチ
ヤージするスイツチング素子とを具備しているこ
とを特徴とするプラズマデイスプレイ駆動回路、
によつて達成される。
本発明は、周知の回路（第１図に示された回
路）をモデル化した第２図ａの回路を、同じくモ
デル化した第２図ｂのような回路構成にすること
である。
路）をモデル化した第２図ａの回路を、同じくモ
デル化した第２図ｂのような回路構成にすること
である。
第２図ｂにおいて、プラズマデイスプレイ駆動
用電源＋Ｖに接続されたスイツチング素子SW３
は、スイツチング素子SW１が導通する以前に導
通してコンデンサＣをチヤージする。その後スイ
ツチング素子SW１が導通してプラズマデイスプ
レイにパルス電圧を印加し、発光電流が流れ終つ
た頃非導通となる。スイツチング素子SW１が導
通し、プラズマデイスプレイに十分な壁電荷を与
えた頃に、スイツチング素子SW２がパルス的に
導通してプラズマデイスプレイにチヤージした電
荷をデイスチヤージする。スイツチング素子SW
４はスイツチング素子SW２が導通する以前に、
コンデンサＣのチヤージされた電荷によつて導通
し、コンデンサＣの電荷をデイスチヤージするこ
とによつて、スイツチング素子SW１への電源を
無供給状態とする。
用電源＋Ｖに接続されたスイツチング素子SW３
は、スイツチング素子SW１が導通する以前に導
通してコンデンサＣをチヤージする。その後スイ
ツチング素子SW１が導通してプラズマデイスプ
レイにパルス電圧を印加し、発光電流が流れ終つ
た頃非導通となる。スイツチング素子SW１が導
通し、プラズマデイスプレイに十分な壁電荷を与
えた頃に、スイツチング素子SW２がパルス的に
導通してプラズマデイスプレイにチヤージした電
荷をデイスチヤージする。スイツチング素子SW
４はスイツチング素子SW２が導通する以前に、
コンデンサＣのチヤージされた電荷によつて導通
し、コンデンサＣの電荷をデイスチヤージするこ
とによつて、スイツチング素子SW１への電源を
無供給状態とする。
次に本発明をその良好な一実施例について図面
（第３図〜第５図）を参照しながら更に詳細に説
明する。
（第３図〜第５図）を参照しながら更に詳細に説
明する。
第３図を参照すると、本発明の一実施例は、プ
ラズマデイスプレイ駆動用電源＋Ｖに接続された
トランジスタＱ１と、トランジスタＱ１に直列に
接続された抵抗器Ｒ５，Ｒ６と、抵抗器Ｒ６に接
続されたトランジスタＱ２と、抵抗器Ｒ５，Ｒ６
に接続されたコンデンサC0と、トランジスタＱ
３とトランジスタＱ３に直列に接続された抵抗器
Ｒ１１、ダイオードＤ５、抵抗器Ｒ１２に接続さ
れたトランジスタＱ４とを含む。ここで、トラン
ジスタＱ１は第２図ｂのスイツチング素子SW３
に、Ｑ２はスイツチング素子SW４に、Ｑ３はス
イツチング素子SW１に、Ｑ４はスイツチング素
子SW２に夫々対応している。
ラズマデイスプレイ駆動用電源＋Ｖに接続された
トランジスタＱ１と、トランジスタＱ１に直列に
接続された抵抗器Ｒ５，Ｒ６と、抵抗器Ｒ６に接
続されたトランジスタＱ２と、抵抗器Ｒ５，Ｒ６
に接続されたコンデンサC0と、トランジスタＱ
３とトランジスタＱ３に直列に接続された抵抗器
Ｒ１１、ダイオードＤ５、抵抗器Ｒ１２に接続さ
れたトランジスタＱ４とを含む。ここで、トラン
ジスタＱ１は第２図ｂのスイツチング素子SW３
に、Ｑ２はスイツチング素子SW４に、Ｑ３はス
イツチング素子SW１に、Ｑ４はスイツチング素
子SW２に夫々対応している。
本実施例は、セグメントタイプのAC型プラズ
マデイスプレイのセグメント電極を駆動するため
にトランジスタＱ３，Ｑ４で構成される同様の回
路が総数で７回路具備しているが、第３図では２
回路のみ示され、他は省略されている。
マデイスプレイのセグメント電極を駆動するため
にトランジスタＱ３，Ｑ４で構成される同様の回
路が総数で７回路具備しているが、第３図では２
回路のみ示され、他は省略されている。
次に第４図を参照すると、そこには第３図に回
路で駆動されるセグメントタイプのAC型プラズ
マデイスプレイの結線が示されている。セグメン
ト電極ａ，ｂ，ｃ………ｆ，ｇは〓で示す各桁の
セグメントａ，ｂ，ｃ………ｆ，ｇにプラズマデ
イスプレイ内部で接続されている。参照記号
c1′，c2′，c3′，c4′はプラズマデイスプレイの桁電
極である。
路で駆動されるセグメントタイプのAC型プラズ
マデイスプレイの結線が示されている。セグメン
ト電極ａ，ｂ，ｃ………ｆ，ｇは〓で示す各桁の
セグメントａ，ｂ，ｃ………ｆ，ｇにプラズマデ
イスプレイ内部で接続されている。参照記号
c1′，c2′，c3′，c4′はプラズマデイスプレイの桁電
極である。
次に第５図を参照すると、第３図の駆動回路に
与える入力信号、出力信号、第４図の桁電極
c1′〜c4′に与える信号の一部がタイムチヤートで
示されている。
与える入力信号、出力信号、第４図の桁電極
c1′〜c4′に与える信号の一部がタイムチヤートで
示されている。
次に動作について説明する。第３図を参照する
と、入力端子１には第５図に示す信号１が入力さ
れる。第５図の信号１がハイレベルの間オープン
コレクタゲートＡ１の出力はローレベルになり、
トランジスタＱ１のベースにはコンデンサＣ１を
通して第５図Ｂ１のような電圧が印加され、それ
によつて、トランジスタＱ１が導通し、コンデン
サC0は抵抗器Ｒ５を通してほぼ電圧＋Ｖにチヤ
ージされる。このコンデンサC0のチヤージ電荷
は、トランジスタＱ３の補助供給電源となると共
に、トランジスタＱ１が非導通になつた後に、ト
ランジスタＱ２を導通させるための一時的な電源
となる。
と、入力端子１には第５図に示す信号１が入力さ
れる。第５図の信号１がハイレベルの間オープン
コレクタゲートＡ１の出力はローレベルになり、
トランジスタＱ１のベースにはコンデンサＣ１を
通して第５図Ｂ１のような電圧が印加され、それ
によつて、トランジスタＱ１が導通し、コンデン
サC0は抵抗器Ｒ５を通してほぼ電圧＋Ｖにチヤ
ージされる。このコンデンサC0のチヤージ電荷
は、トランジスタＱ３の補助供給電源となると共
に、トランジスタＱ１が非導通になつた後に、ト
ランジスタＱ２を導通させるための一時的な電源
となる。
コンデンサC0が十分チヤージされた時、入力
３には第５図の信号３が加えられ、信号３がハイ
レベルの間オープンコレクタゲートＡ３の出力は
ローレベルになり、トランジスタＱ３のベースに
はコンデンサＣ３を通して第５図のＢ２のような
電圧が印加され、その結果、トランジスタＱ３が
導通する。トランジスタＱ３が導電すると出力ａ
には第５図ａのような＋Ｖの電圧が出力され、出
力ａに接続されたプラズマデイスプレイの第４図
に示すセグメントａに印加される。このとき第４
図のプラズマデイスプレイの桁電極c1′に第５図
c1′のような電圧が印加されると、c1′桁のセグメ
ントａが発光し、第５図Iaの＋側のような発光放
電電流が第３図出力ａから流出する。
３には第５図の信号３が加えられ、信号３がハイ
レベルの間オープンコレクタゲートＡ３の出力は
ローレベルになり、トランジスタＱ３のベースに
はコンデンサＣ３を通して第５図のＢ２のような
電圧が印加され、その結果、トランジスタＱ３が
導通する。トランジスタＱ３が導電すると出力ａ
には第５図ａのような＋Ｖの電圧が出力され、出
力ａに接続されたプラズマデイスプレイの第４図
に示すセグメントａに印加される。このとき第４
図のプラズマデイスプレイの桁電極c1′に第５図
c1′のような電圧が印加されると、c1′桁のセグメ
ントａが発光し、第５図Iaの＋側のような発光放
電電流が第３図出力ａから流出する。
この発光放電電流が流れた直後に、入力１の信
号はハイレベルからローレベルになつてトランジ
スタＱ１は非導通になるが、トランジスタＱ３の
エミツタはコンデンサC0の電荷によつてほぼ電
圧＋Ｖが保持される。
号はハイレベルからローレベルになつてトランジ
スタＱ１は非導通になるが、トランジスタＱ３の
エミツタはコンデンサC0の電荷によつてほぼ電
圧＋Ｖが保持される。
入力３はプラズマデイスプレイに十分な壁電荷
を与えた頃、ハイレベルからローレベルになり、
その結果、トランジスタＱ３は非導通となる。
を与えた頃、ハイレベルからローレベルになり、
その結果、トランジスタＱ３は非導通となる。
入力４は入力１がハイレベルになると同時期に
ハイレベルになり、入力３がハイレベルからロー
レベルになる同時期にハイレベルからローレベル
になる。入力４がハイレベルからローレベルにな
つたときに、トランジスタＱ４が導通し、出力ａ
は第５図の信号ａのように＋Ｖから0Vになり、
そのとき第４図のプラズマデイスプレイの桁電極
c1′の電圧も第５図の信号c1′のように0Vから＋Ｖ
になるために、出力ａには第５図の信号Iaの一側
の発光放電電流が流れる。
ハイレベルになり、入力３がハイレベルからロー
レベルになる同時期にハイレベルからローレベル
になる。入力４がハイレベルからローレベルにな
つたときに、トランジスタＱ４が導通し、出力ａ
は第５図の信号ａのように＋Ｖから0Vになり、
そのとき第４図のプラズマデイスプレイの桁電極
c1′の電圧も第５図の信号c1′のように0Vから＋Ｖ
になるために、出力ａには第５図の信号Iaの一側
の発光放電電流が流れる。
入力２は入力３がハイレベルからローレベルに
なる直前に第５図の信号３の如く、ハイレベルか
らローレベルになり、オープンコレクタゲートＡ
２の出力はローレベルからハイレベルになり、そ
れによつて、トランジスタＱ２を導通させてコン
デンサC0をデイスチヤージし、トランジスタＱ
３のエミツタ電源を0Vにする。その結果、トラ
ンジスタＱ４が導通したときのトランジスタＱ３
とトランジスタＱ４の同時導通による回路損失が
なくなる。
なる直前に第５図の信号３の如く、ハイレベルか
らローレベルになり、オープンコレクタゲートＡ
２の出力はローレベルからハイレベルになり、そ
れによつて、トランジスタＱ２を導通させてコン
デンサC0をデイスチヤージし、トランジスタＱ
３のエミツタ電源を0Vにする。その結果、トラ
ンジスタＱ４が導通したときのトランジスタＱ３
とトランジスタＱ４の同時導通による回路損失が
なくなる。
また、入力４は第５図の信号４の如く、入力３
がハイレベルになる以前にハイレベルになるため
に、トランジスタＱ３が導通するときにはトラン
ジスタＱ４は非導通となり、同時導通による回路
損失をなくしている。
がハイレベルになる以前にハイレベルになるため
に、トランジスタＱ３が導通するときにはトラン
ジスタＱ４は非導通となり、同時導通による回路
損失をなくしている。
以上説明したと同様の動作で、第４図のプラズ
マデイスプレイのセグメント電極ａ〜ｇに第５図
の信号ａのようなパルスを選択的に与え、数字を
デイスプレイすることができる。
マデイスプレイのセグメント電極ａ〜ｇに第５図
の信号ａのようなパルスを選択的に与え、数字を
デイスプレイすることができる。
本実施例はセグメントタイプのプラズマデイス
プレイを駆動する場合のものであるが、本実施例
による回路はＸ−Ｙ方式のドツトタイププラズマ
デイスプレイにも適用できる。
プレイを駆動する場合のものであるが、本実施例
による回路はＸ−Ｙ方式のドツトタイププラズマ
デイスプレイにも適用できる。
また、図示された実施例は、トランジスタＱ
１，Ｑ３にpnp型トランジスタを使用した例であ
るが、これらをnpn型トランジスタに替えて回路
構成し得ることは明らかである。更にまた、オー
プンコレクタＡ１〜Ａ４の代りにインバータを使
用することも可能である。
１，Ｑ３にpnp型トランジスタを使用した例であ
るが、これらをnpn型トランジスタに替えて回路
構成し得ることは明らかである。更にまた、オー
プンコレクタＡ１〜Ａ４の代りにインバータを使
用することも可能である。
本発明は、以上説明したように、プラズマデイ
スプレイを直接駆動するコンプリメンタリタイプ
の回路の入力タイミングをそれぞれ個別にし、ま
た、直接駆動する回路への電源供給を制御するこ
とにより、トランジスタの同時導通の問題を解決
し、回路損失を少なくし、トランジスタの使用信
頼度を高くする効果を有する。
スプレイを直接駆動するコンプリメンタリタイプ
の回路の入力タイミングをそれぞれ個別にし、ま
た、直接駆動する回路への電源供給を制御するこ
とにより、トランジスタの同時導通の問題を解決
し、回路損失を少なくし、トランジスタの使用信
頼度を高くする効果を有する。
第１図は従来回路の一例を示す構成図、第２図
ａは従来回路を簡易モデル化した回路図、第２図
ｂは本発明に係る駆動回路を簡易モデル化した回
路図、第３図は本発明の一実施例を示す部分回路
図、第４図は第３図の回路で駆動されるセグメン
トタイプのプラズマデイスプレイの結線図、第５
図は本発明の実施例の駆動タイムチヤートであ
る。 Ｑ……トランジスタ、Ｄ……ダイオード、Ｒ…
…抵抗器、Ｃ……コンデンサ、Ａ……オープンコ
レクタゲート。
ａは従来回路を簡易モデル化した回路図、第２図
ｂは本発明に係る駆動回路を簡易モデル化した回
路図、第３図は本発明の一実施例を示す部分回路
図、第４図は第３図の回路で駆動されるセグメン
トタイプのプラズマデイスプレイの結線図、第５
図は本発明の実施例の駆動タイムチヤートであ
る。 Ｑ……トランジスタ、Ｄ……ダイオード、Ｒ…
…抵抗器、Ｃ……コンデンサ、Ａ……オープンコ
レクタゲート。
Claims (1)
- １ 駆動電源に接続された第一のスイツチング素
子と、前記第一のスイツチング素子に接続され前
記第一のスイツチング素子が閉じたときに前記駆
動電源からの電荷をチヤージする充電素子と、前
記充電素子とプラズマデイスプレイとの間に設け
られ前記第一のスイツチング素子が閉じてから前
記充電素子を充電するに十分な第一の時間の経過
後に予め定められた第二の時間だけ閉じられる第
二のスイツチング素子と、前記第二のスイツチン
グ素子が閉じられてから前記第二の時間が経過す
る以前に閉じられて前記充電素子をデイスチヤー
ジする第三のスイツチング素子と、前記第二のス
イツチング素子が閉じられてからほぼ前記第二の
時間が経過した時に閉じられ前記プラズマデイス
プレイの電荷をデイスチヤージする第四のスイツ
チング素子とを有することを特徴とするプラズマ
デイスプレイ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15620677A JPS5488031A (en) | 1977-12-24 | 1977-12-24 | Plasma display driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15620677A JPS5488031A (en) | 1977-12-24 | 1977-12-24 | Plasma display driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5488031A JPS5488031A (en) | 1979-07-12 |
| JPS6243189B2 true JPS6243189B2 (ja) | 1987-09-11 |
Family
ID=15622676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15620677A Granted JPS5488031A (en) | 1977-12-24 | 1977-12-24 | Plasma display driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5488031A (ja) |
-
1977
- 1977-12-24 JP JP15620677A patent/JPS5488031A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5488031A (en) | 1979-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982104A (en) | Driver for capacitive light-emitting device with degradation compensated brightness control | |
| US5781040A (en) | Transformer isolated driver for power transistor using frequency switching as the control signal | |
| JPS6042519Y2 (ja) | 積分回路 | |
| US4048632A (en) | Drive circuit for a display | |
| US4529322A (en) | Booster circuit for electronic watch elements | |
| JP2000138572A (ja) | 定電流駆動回路 | |
| US3754230A (en) | Plasma display system | |
| JP2002079704A (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| US3808501A (en) | Driving circuit for a plasma display panel comprising pnp and npn transistors | |
| US3742294A (en) | Sustainer voltage generators for driving gaseous discharge display panels | |
| JPH07175424A (ja) | 電気泳動マトリックス表示装置 | |
| JP2004233651A (ja) | 電界発光ディスプレイパネルの駆動方法 | |
| JPS5834472Y2 (ja) | エキシヨウヒヨウジソウチ ノ コウリユウクドウカイロ | |
| JP2715939B2 (ja) | 表示パネルの駆動回路 | |
| JP2571766B2 (ja) | マトリクス表示パネル | |
| JPS5812204Y2 (ja) | プラズマ表示板駆動回路 | |
| JPS5828594B2 (ja) | 薄膜ｅｌ表示装置の駆動方式 | |
| JPS6213099Y2 (ja) | ||
| JP2939044B2 (ja) | 液晶表示パネルの駆動回路 | |
| JP3207193B2 (ja) | 放電表示装置 | |
| JP2761382B2 (ja) | ガス放電パネルの駆動回路 | |
| JPS5827698B2 (ja) | 多値信号発生装置 | |
| JPH0526825Y2 (ja) | ||
| JPS5923372Y2 (ja) | プランジヤ−駆動回路 | |
| JPS6342747Y2 (ja) |