JPS5827698B2

JPS5827698B2 - 多値信号発生装置

Info

Publication number: JPS5827698B2
Application number: JP48111760A
Authority: JP
Inventors: 将之羽方
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1973-10-04
Filing date: 1973-10-04
Publication date: 1983-06-10
Also published as: JPS5062537A

Description

【発明の詳細な説明】本発明は複数の電位レベルを有する信号を発生する多値
信号発生装置に関する。

近年、電子式計算機、電子式時計等では、表示部に低消
費電力の液晶表示素子が使用されるようになってきてい
る。

しかして、上記液晶の駆動方接としては、直流駆動方式
と交流駆動方式があるが、直流駆動方式では駆動回路が
簡単である反面液晶の寿命が約１００〜１０００時間と
短く、このため従来では液晶の寿命を直流駆動方式の約
１０倍以上長くできる交流駆動方式が一般に使用されて
いる。

しかして、この交流１駆動方式によって液晶を駆動する
場合、各表示桁を選択する桁パルスとして例えば第１図
ａあるいは第２図ａに示すように３値以上の複数の電位
レベルを有する信号つ寸り多値信号が必要となる。

そして、上記第１図ａに示す桁パルスを使用する場合に
訟いて、電極間に３■の電位差が与えられた場合に液晶
が点灯し、ｌ■の電位差では点灯しないものとすれば、
液晶の非選択セグメントには第１図すに示すように＋Ｖ
〜−■の間で変化する矩形波信号を与える。

この結果非選択電極間の電位差は、仮に、第１図すの非
選択セグメント電位を基準として考えると、第１図Ｃに
示すように＋Ｖ〜−■の間で変化するものとなる。

一方、選択セグメントには＋■から■の間で変化する第
１図ｄに示す矩形波信号を与える。

この結果選択電極間の電位差は選択セグメントの電位を
基準として考えると第１図ｅに示すように＋３Ｖ〜−３
■の間で変化するものとなり、波高値＋３■及び−３■
の点で選択セグメントが点灯状態となる。

また、第２図ａに示す桁パルスを使用する場合、液晶の
非選択セグメントには例えば第２図すに示すように接地
電位（ＧＮＤ）〜３■の間で変化する矩形波信号を与え
る。

この結果非選択電極間の電位差は、第２図Ｃに示すよう
に＋Ｖ〜−■の間で変化するものとなり、非選択セグメ
ントの点灯は行われない。

そして、選択セグメントには例えば第２図ｄに示すよう
に接地電位〜３■の間で変化する信号を与える。

この結果選択電極間の電位差は第２図ｅに示すように＋
３Ｖ〜−３■の間で変化し、波高値＋３■及び−３■の
点で選択セグメントが点灯状態となる。

なむ、第１図及び第２図は、一例として表示桁が３桁の
場合にむいて、そのうちの１桁についての信号波形を示
したものである。

上記したように液晶を使用した表示装置は、多値の信号
が必要であるが、従来では上記多値信号を簡単に得るこ
とができず、非常に複雑な回路を必要としていた。

本発明は上記の点に鑑みてなされたもので、周期的に繰
り返し出力される異なる電位を所定のタイミングでスイ
ッチングする簡単な回路構成で任意の多値信号を得るこ
とができる多値信号発生装置を提供することを目的とす
る。

以下図面を参照して本発明の詳細な説明する。

捷ず、上記第１図ａに示した桁パルスを得る場合の実施
例について説明すると、第３図において１１はＮＰＮ形
のスイッチング用トランジスタ、１２はＰＮＰ形のスイ
ッチング用トランジスタで、上記両トランジスタ１１，
１２のペースは一括シて入力端子１３に接続される。

この入力端子１３には第４図ｇに示す制御信号Ａが加え
られる。

そして、上記トランジスタ１１のコレクタは負荷抵抗１
４ａを介入して＋２■の直流電源に接続され、上記トラ
ンジスタ１２のコレクタは負荷抵抗１４ｂを介して一２
■の直流電源に接続される。

また、トランジスタ１１．１２の工□ツタは一括接続さ
れ、この一括接続点ａはそれぞれ負荷抵抗１５．１６，
１７を介してＭＯ８形ＦＥＴ（電界効果トランジスタ）
１８．１９，２０のドレイン電極に接続される。

そして、上記ＦＥＴ１８。１９．２０のソース電極は
接地され、各ゲート電極はそれぞれ入力の端子２１，２
２，２３に接続される。

上記入力端子２１には第４図Ｃに示す制御信号Ｂ１が、
入力端子２２には第４図ｅに示す制御信号Ｂ２が、そし
て入力端子２３には第４図ｇに示す制御信号Ｂ３が加え
られる。

また、前記ＦＥＴ１８，１９，２０のドレイン電極はそ
れぞれ出力端子２４，２５，２６に接続される。

上記の構成に３いて、入力端子１３に＋２Ｖ〜−２Ｖの
間で変化する第４図ｇに示す制御信号Ａが加えられると
、この制御信号Ａに応じてトランジスタ１１．１２が交
互にオン・オフ動作を繰返し、エミッタの出力電位は第
４図すに示すように＋２Ｖ〜−２■の間で変化する。

すなわち、制御信号Ａの電位が＋２■の場合、トランジ
スタ１１がオン・トランジスタ１２がオフとナリ、エミ
ッタの一括接続点ａには＋２■電源の電圧＋２■がその
１−！現われる。

また、制御信号Ａの電信が一２Ｖの場合、トランジスタ
１１がオフ、トランジスタ１２がオンとなり、上記ａ点
には一２■電源の電圧−２■が表われる。

そして、上記ａ点の電位が＋２■となっている状態で入
力端子２１に加えられている第４図Ｃに示す制御信号Ｂ
１の電位が接地レベルとなっていればＦＥＴ１８がオフ
状態となり、出力端子２４には第４図ｄに示すように＋
２■の電位が現われる。

また、ａ点の電位が一２■となっている状態で制御信号
Ｂ１が接地レベルとなりＦＥＴＩ８がオフすると、出
力端子２４には第４図ｄに示すように一２■の電位が現
われる。

そして、制御信号Ｂ０の電位がＦＥＴ１８のスレッショ
ルドレベル１ｖｔｈｌとｙつり場合にはＦＥＴ１８
がオンし、出力端子２４はａ点の電位に関係なく接地電
位となる。

従って出力端子２４から出力される信号は、＋２Ｖ〜−
２■の間で変化する第４図ｄに示すようになり、第１図
ｇに示した信号と同様な波形が得られる。

また、出力端子２５．２６から出力される信号も、上記
の場合と同様に制御信号Ｂ２、Ｂ３に応じて出力され
、第４図ｆ、ｈに示すように第４図ｄの信号に対してそ
れぞれ位相が異なるだけで同様の波形となる。

すなわち、出力端子２４，２５，２６から出力される信
号は、表示桁が３桁の場合の桁パルスとなる。

上記実施例では第３図に破線内に示す出力部を抵抗１５
，１６，１７及びＦＥＴ１８、１９．２０によって構
成したがＭＯ８負荷を用いて例えば第５図ｇに示すよう
に１対のＮチャンネルＭＯ８形ＦＥＴ３１，３２を直列
的に接続し、一方のＦＥＴ３１には制御信号Ｂを直接加
え、他方のＦＥＴ３２には制御信号Ｂをインバータ３３
を介して加え、ＦＥＴ３１．３２の共通接続点から出力
信号を取り出すようにしてもよい。

また、上記出力部は第５図すに示すようにＰチャンネル
のＭＯ８形ＥＥＴ３４とＮチャンネルのＭＯ８形ＦＥＴ
３５を相補対称形に接続したいわゆるＣＭＯ８を使用し
ても同一目的を達成することができる。

次に第２図ｇに示した桁パルスを得る場合の実施例につ
いて説明する。

第６図にむいて４１，４２はＮＰＮ形のスイッチング用
トランジスタ、４３゜４４はＰＮＰ形のスイッチング用
トランジスタで、トランジスタ４１４３のベースは一括
して入力端子４５に接続され、トランジスタ４２．４４
のペースは一括して入力端子４６に接続される。

上記入力端子４５には第１図ａに示す制御信号Ａ０が加
えられ、入力端子４６には第７図すに示す制御信号Ａ２
が加えられる。

そして、上記トランジスタ４１のコレクタは負荷抵抗４
７を介して＋■ノ直流電源に接続され、トランジスタ４
３のコレクタは負荷抵抗４８を介して＋２Ｖの直流電源
に接続される。

捷た、トランジスタ４２のコレクタは負荷抵抗４９を介
して＋３■の直流電源に接続され、トランジスタ４４の
コレクタは負荷抵抗５０を介して接地される。

しかして、トランジスタ４１．４３の工□ツタは一括接
続され、この接続点すにＭＯ８形ＦＥＴ５１．５２．５
３のドレイン電極が接続される。

また、トランジスタ４２゜４４のエミッタは一括接続さ
れ、この接続点Ｃにそれぞれ抵抗５４，５５，５６を介
してＦＥＴ５１．５２，５３のソース電極が接続される
。

上記ＦＥＴ５１，５２，５３はゲートにそれぞれ位相の
異なる制御信号Ｂ１、Ｂ２、Ｂ３が加えられ、ソー
ス電極が出力端子５７，５８，５９にそれぞれ接続され
る。

上記の構成において、トランジスタ４１，４３は入力端
子４５に加えられる第７図ａに示す制御信号Ａ１に応じ
てオン・オフ動作し、エミッタの共通接続点しには第７
図Ｃに示すように制御信号Ａ１に等しい電位を生じる。

筐た、トランジスタ４２．４４は入力端子４６に加えら
れる第７図すに示す制御信号Ａ２に応じてオン・オフ動
作し、エミッタの共通接続点Ｃには第７図ｄに示すよう
に制御信号Ａ２に等しい電位を生じる。

そして、今、第７図ｃ、ｄに示るようにｂ点の電位が■
、Ｃ点の電位が３■となっている状態において、ＦＥＴ
５１のゲート電極に第７図ｅに示す制御信号Ｂ１の接地
電位が加えられると、ＦＥＴ５１はオフとなり、出力端
子５７にはＣ点の電位３■が現われる。

また、制御信号ＢｌがＩｖｔｈ電位となり、ＦＥＴ５１
がオンすると出力端子５７にはｂ点の電位■が現われる
。

このように出力端子５７にＦＥＴ５１のオン・オフ動作
に応じてｂ点あるいはＣ点の電位が表われる。

従って、次に制御信号Ａ１、Ａ２が変化してｂ点の電
位が２■、Ｃ点の電位が接地電位となった場合、ＦＥＴ
５１がオフしている状態では出力端子５７の電位は、■
、また、ＦＥＴ５１がオンしている状態では出力端子５
７の電位は接地電位となる。

このようにして出力端子５７から出力される信号は、制
御信号Ａｌ、Ａ２、Ｂ、に応じて接地電位〜３■の
間で複数の段階に変化し、第２図ａに示した桁パルスと
同一の波形となる。

また、出力端子５８．５９から出力される信号も、上記
の場合と同様に制御信号Ｂ２、Ｂ３に応じて出力され
、第７図ｆに示す信号に対してそれぞれ位相が異なるだ
けで同様の波形となる。

本発明は上記実施例に限定されるものでなく、制御信号
を変えることによって任意の多値信号を得ることができ
る。

オた、本発明は液晶の駆動信号として桁パルスを得る場
合について説明したがセグメント信号を得る場合にも使
用可能であり、又その他液晶に限らず多値信号を必要と
する場合において本発明の要旨を逸脱しない範囲で実施
し得ることは勿論である。

更に第３図、第６図の実施例にあるトランジスタの構成
はＭＯＳＦＥＴであっても又、ＭＯＳＦＥＴの構成はト
ランジスタで行ってもよい。

又、ＭＯＳＦＥＴ、）ランジスタはＰ型、Ｎ型でも可能
であることは勿論である。

以上述べたように本発明によれば、一定周期を有する制
御信号に応じて、少なくとも第１、第２の色値を１ずつ
選択して出力するようにし、さらに所定の周期のタイミ
ングで上記第１、第２の電位値間の電位を有する多値信
号を得るようにしたので、極めて簡単な回路構成で所望
の多値信号を発生させることができる多値信号発生装置
を提供し得るものである。

さらに、上記多値信号発生装置では、トランジスタとし
てＭＯＳ−ＦＥＴを用いているため、簡単な回路構成で
実現でき、ＬＳＩに組み込むには適したものとなってい
る。

【図面の簡単な説明】

第１図及び第２図は液晶１駆動用の信号波形図、第３図
は本発明の一実施例を示す回路図、第４図は同実施例の
動作を説明するための動作信号波形図、第５図ａ、ｂは
それぞれ本発明の他の実施例の要部を示す回路図、第６
図は本発明の更に他の実施例を示す回路図、第７図は同
実施例の動作を説明するための動作信号波形図である。１１．１２・・・・・・トランジスタ、１３，２１〜２
３・・・・・・入力端子、１８〜２０・・・・・・ＭＯ
８形ＦＥＴ、２４〜２６・・−・・出力端子、３１．３
２３４．３５，５５・・・・・・ＭＯ８形ＦＥＴ、４１
゜４４・・・・・・トランジスタ、４５，４６・・・・
・・入力端子、５７〜５９・・・・・・出力端子。

Claims

【特許請求の範囲】

１少なくとも１以上のＭＯＳ−ＦＥＴで形成されると
共に、少なくとも第１、第２の電位源に接続され、一定
周期を有する制御信号に応じて上記電位源から得られる
電位値を１ずつ選択出力する手段と、ＭＯＳ−ＦＥＴで
形成され、上記手段で得た電位値を所定の周期のタイミ
ングでスイッチングして上記第１、第２の電位値間の電
位を有する多値信号を得る手段とを具備したことを特徴
とする多値信号発生装置。