JPS6244447B2

JPS6244447B2 -

Info

Publication number: JPS6244447B2
Application number: JP53054147A
Authority: JP
Inventors: Oribie Ibu; Jakobu Misheru
Original assignee: ANDEYUSUTORIERU DE TEREKOMYUNIKASHION SHITO ARUKATERU CO
Current assignee: ANDEYUSUTORIERU DE TEREKOMYUNIKASHION SHITO ARUKATERU CO
Priority date: 1977-05-10
Filing date: 1978-05-09
Publication date: 1987-09-21
Also published as: FR2390856B1; BE866168A; IT1094446B; ES469660A1; GB1593810A; FI67631C; IE780943L; FI781433A7; DE2819519C2; FI67631B; DE2819519A1; SE431265B; CH627595A5; IT7822458A0; FR2390856A1; ZA782638B; JPS53139446A; AU518460B2; IE46779B1; CA1098324A

Description

【発明の詳細な説明】本発明は、故障が許されないデータ処理装置に
使用される高精度タイムベースに関し、このため
十分なチエツクを受けたいくつかのクロツク信号
発生器の組み合わせも含めている。主な応用のひ
とつは自動時分割交換装置の応用である。

或るデータ処理装置、特に自動時分割交換装置
においては、クロツク信号を非常に高度の安全性
を持つた多くの構成要素に分配することが不可欠
である。

この目的のため、３つのクロツク信号発生器を
この３つの発生器にそれぞれ接続した３つの入力
を有する３つの多数決論理回路を包含させたチエ
ツク装置と組み合わせた相互接続アセンブリで使
用することが知られている。第１の比較器は第１
の多数決回路の出力と第１発生器のそれとを比較
し、第２の比較器は第２の多数決論理回路の出力
信号と第２の発生器のそれとを比較し、第３の比
較器は第３の多数決論理回路の出力信号と第３の
発生器のそれとを比較する。もし比較器のひとつ
（上流比較器と呼ぶ）が不一致を検出すれば、そ
れは警報信号を発する。

各多数決論理回路は出力信号を第１に非反転増
幅器に、第２に反転増幅器に与える。各多数決論
理回路に接続された非反転信号および反転信号は
下流のチエツク装置のふたつの入力に与えられ
る。したがつて３つの下流側チエツク装置があ
る。非反転増幅器の出力はそれぞれ抵抗を介して
ひとつの非反転出力端子に接続され、同様に反転
増幅器の出力はそれぞれ抵抗を介してひとつの反
転出力端子に接続される。非反転および反転出力
端子はしきい値受信器のふたつの入力に接続さ
れ、その出力は各下流側チエツク装置のふたつの
出力に乗ぜられる。ふたつの非反転および反転出
力端子はまた各種構成要素にクロツク信号が与え
られるよう接続される。もし信号が一致していな
ければ、関連する下流側チエツク装置は警報信号
を発する。

特開昭46−2103号（特公昭54−3336号）公報に
は、上流側チエツク装置が接続されず、しきい値
装置がアナログ多数決しきい値受信器、すなわち
３つの信号の少なくともふたつの信号で重ねた振
幅の関数とする装置で置換された簡略装置が示さ
れている。

従来の装置は多くの欠点があり、信号発生器の
ひとつが故障すると、ひとつがそうなつてしまつ
たことを知ることは不可能である。非反転および
反転出力増幅器によつて与えられる電流は慎重に
校正されていなければならず、最後に非反転およ
び反転出力増幅器を非反転および反転出力端子に
接続する接続線間の伝送時間を補償するよう非反
転および反転出力に関して調整を行なわなければ
ならない。

本発明の目的は相互に位相を比較しながら基本
信号を発生させ、これら基本信号を基にしてそれ
ぞれクロツク信号および同期信号を発生させるこ
とにより、上述の欠点を解消したタイムベースを
提供することにある。

本発明によれば、発振器と、位相比較器と、多
数決回路を含む信号発生回路と、第１多数決回路
によつて制御される内部周波数分周器とをそれぞ
れ包含する３つの同じ発生器によつて構成され、
それぞれ前記多数決回路が３つの発振器からの基
本信号を受けるタイムベースにおいて、各位相比
較器は自身の発生器の発振器からの基本信号と他
のふたつの発生器のそれぞれからの基本信号およ
び反転基本信号とを受けて制御信号を自身の発生
器の発振器の制御入力へ与え、前記信号発生回路
はまたフイルタと、インバータと、発生器の出力
信号を与えるこのインバータの入力をバイアスす
る差動増幅器とを包含し、前記内部周波数分周器
はインバータを介して自身の発生器の出力信号を
受けるようにしかつ出力を前記発振器の制御入力
に接続した外部同期回路に接続される第１の出力
と、第２にそれぞれが同期信号を与える３つのイ
ンバータに接続した第２の出力とを有し、前記第
１多数決回路は他のふたつの発生器のそれぞれか
らの反転同期信号を受けるようにしたことを特徴
とするタイムベースが提供される。

以下添付図面に例示した本発明の好適な実施例
について詳述する。

第１図は、各クロツク信号２ｈ０，２ｈ１，２
ｈ２および各同期信号Ｓ_y０，Ｓ_y１，Ｓ_y２を出
力する３つの同型の発生器G₀，G₁，G₂を包含す
るタイムベースを示している。クロツク信号は
6.144MHzの周波数であつて、0.5の波形率を有す
るので、ひとつのクロツク信号は81.5ナノ秒の間
値１を有し、81.5ナノ秒の間値０を有する。同期
信号は8KHzの周波数であつて、1/768の波形率を
有するので、ひとつの同期信号は125マイクロ秒
ごとに163ナノ秒持続するパルスによつて構成さ
れる。同期信号は各種ユニツトをタイムベースに
よつてフレーム同期させることができる。１フレ
ームは125マイクロ秒持続する。各発生器は基本
信号，を伝える４線式接続線１により他のふ
たつの発生器に接続され、各発生器はまた他のふ
たつに同期信号Ｓ_y０，Ｓ_y１，Ｓ_y２を伝える４
線式接続線２によつて接続される。発生器は周波
数が2.048MHzの外部同期信号Ｗによつても同期
をとることができ、このときの各発生器は外側同
期SFの信号を伝える４線式接続線３によつて他
のふたつに接続される。

第２図はひとつの発生器を示している。指標ｉ
は図示の発生器に関係し、この図で使用した指標
ｊおよびｋはタイムベースの他のふたつの発生器
に関係している。したがつて、指標ｉ，ｊ，ｋ
は、指標ｉが発生器Ｇ０，Ｇ１またはＧ２のどれ
に関係しているかによつて発生器Ｇ０，Ｇ１，Ｇ
２またはＧ１，Ｇ２，Ｇ０またはＧ２，Ｇ０，Ｇ
１の順序で関係している。図示のように、各発生
器は6.144MHzの３つの同じ信号、たとえば基本
信号_i，_i，_iを出力信し、このうち基本信号
_iおよび_iは発生器GkおよびGjに分配され、基
本信号_iは自身の発生器Giで使用される。

各発生器Giの目的は、他の装置、たとえば時
分割電話交換機で使用するための6.144MHzのク
ロツク信号２hiおよび125μｓの間隔のフレーム
同期信号Ｓ_yｉを発生することにある。この関係
で、発生器の唯一の有効な出力は第２図の右端中
央付近に示したインバータ３２および３８の出力
だけである。他の出力のすべては他のふたつの発
生器によつて使用するためのものであり、同期が
とれなくなつた時の警報として役立つものであ
る。

同期についてのふたつのレベルは、6.144MHz
のクロツクパルス周波数と8kHzのフレーム周波
数とで必要とされる。各水晶発振器によつて実際
に発生された信号は基本信号とされる。これらは
クロツクパルス周波数であつて適当にフイルタリ
ングした後所望のクロツク信号２hiの発生に役立
つ。フレーム同期については２組の回路があり、
第１のものは３つの発生器間におけるフレーム同
期信号のための共通位相を確立し、第２のものは
外部基準信号Ｗを受ける。この外部信号Ｗは周波
数に関し非常に高精度であり、使用中は発生器の
水晶発振器の精度を守らせるのに使用される。

位相比較器１３はその入力においてふたつの
NANDゲート４および５を含む。基本信号_jは
NANDゲート４の第１の入力に直接与えられると
共にインバータ６を介しNANDゲート５の第１の
入力に与えられ、基本信号_kはNANDゲート４
の第２入力に直接与えられると共にNANDゲート
５の第２入力にインバータ７を介して与えられ
る。インバータ８によつて出力された基本信号
_iは第１にNANDゲート５の第３入力に与えられ
第２に位相比較器のインバータ９に与えられる。
このインバータ９の出力は第１にNANDゲート４
の第３入力に、第２に出力が遅延装置１１の入力
に接続されたインバータ１０に与えられる。遅延
装置１１は、たとえば５ボルトのDC電圧＋Vcと
接地との間に接続のふたつの抵抗R₁およびR₂に
よつて構成された分圧ブリツジにより端部にて監
視されている集中定数の遅延線である。遅延装置
１１の出力はインバータ１２を介してNANDゲー
ト４および５の第４入力に接続される。NANDゲ
ート４の出力はPNP型トランジスタＴ２のベース
に直列のふたつの抵抗Ｒ６およびＲ７に接続さ
れ、たとえば４ボルトの安定化DC電圧＋Vccは
トランジスタＴ２のエミツタに与えられ、コンデ
ンサＣ２はトランジスタＴ２のエミツタとベース
との間に接続され、抵抗Ｒ８はトランジスタＴ２
のエミツタと抵抗Ｒ６およびＲ７の共通点との間
に接続され、トランジスタＴ２のコレクタは抵抗
Ｒ９に接続される。NANDゲート５の出力はイン
バータ１４とこれに直列の抵抗Ｒ４とにより
NPN型のトランジスタＴ１のベースに接続さ
れ、コンデンサＣ１はトランジスタＴ１のエミツ
タとベースとの間に接続され、このエミツタはア
ースに接続され、抵抗Ｒ５はトランジスタＴ１の
コレクタに接続されている。抵抗Ｒ５およびＲ９
は相互接続され、その共通点は、位相比較器の出
力を成す接続線１８を介して水晶発振型の発振器
１９の制御入力に接続され、接続線１８はコンデ
ンサＣ３を介してアースに接続される。

外部ロツク回路１６は排他的OR回路１７を含
み、その入力の一方はワイヤ３３によつて外部周
波数を分周する分周器２０の出力端子ｃに接続さ
れて信号Ｅ１を受け、排他的ORゲート１７の他
方の入力はワイヤ３４によつて内部周波数を分割
する分周器２１の出力端子ｇに接続されて信号Ｅ
２を受ける。外部周波数分周器２０は256で分周
し、入力端子ａにおける周波数が2.048MHzの外
部同期信号Ｗを受け、内部周波数分周器２１は
768で分周し、入力端子ｅに6.144MHzの信号を受
ける。排他的ORゲート１７の出力は抵抗Ｒ１５
によつて安定化DC電圧＋Vccに接続され、ふた
つの抵抗Ｒ１２およびＲ１３によつて直列に構成
された分圧ブリツジは安定化DC電圧＋Vccとア
ースとの間に接続され、抵抗Ｒ１２とＲ１３とに
共通な点は第１に抵抗Ｒ１４によつて排他的OR
ゲート１７の出力に接続され、第２に抵抗Ｒ１１
によつて接続線１８に接続され、コンデンサＣ４
はアースと抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４
の共通点との間に接続されている。発振器１９の
出力はワイヤ３６によつてインバータ２２に接続
され、インバータ２２の出力は第１にふたつのイ
ンバータ２３および２４に直接接続され、第２に
抵抗Ｒ３を介してインバータ８とアースに接続さ
れたコンデンサＣ５とに接続される。インバータ
２３はその出力に信号_iを与えて発生器Gkに送
られ、インバータ２４はその出力に信号_iを与
えて発生器Gjに送られる。

信号発生回路Ｆは基本信号_j，_k，_iからク
ロツク信号２を発生させる。この信号発生回路
は３つのNANDゲート２５，２６，２７で構成の
多数決論理回路を含んでいる。NANDゲート２５
は一方の入力に基本信号_jを受け、他方の入力
に基本信号_kを受ける。NANDゲート２６は一
方の入力に基本信号_kを受け、他方の入力に基
本信号_iを受ける。NANDゲート２７は一方の
入力に基本信号_iを受け、他方の入力に基本信
号_jを受ける。NANDゲート２５，２６，２７
の出力はNANDゲート２８の各入力に接続され、
その出力は抵抗Ｒ１６を介して変成器の一次巻線
ｎ１の中点に接続される。一次巻線の両端はコン
デンサＣ６に接続され、その一方の端子は、たと
えば５ボルトの正電圧DC＋Vcに接続される。前
記変成器の二次巻線ｎ２は抵抗Ｒ１７を介してア
ースに接続した一端とインバータ２９に接続され
る他端とを有している。インバータ２９の出力は
ふたつのインバータ６３，３１に接続される。イ
ンバータ６３の出力はインバータ３０に接続さ
れ、その出力は一方では抵抗Ｒ１８を介してDC
電圧＋Vcに、他方では抵抗Ｒ１９とこれに直列
のコンデンサＣ７とを介してアースに接続され
る。ふたつのPNP型トランジスタＴ３およびＴ４
は抵抗Ｒ２０を介してDC電圧＋Vcに接続したエ
ミツタを有し、トランジスタＴ３のベースは抵抗
Ｒ２１を介してインバータ６３の出力に接続さ
れ、さらに抵抗Ｒ２２を介してDC電圧＋Vcに接
続される。トランジスタＴ４のコレクタはアース
に接続され、ベースもまたコンデンサＣ７を介し
てアースに接続される。トランジスタＴ３はコン
デンサＣ８を介してアースに接続したベースと、
二次巻線ｎ２および抵抗Ｒ１７の共通点に接続し
たコレクタとを有している。インバータ３１はワ
イヤ３５を介して内部周波数分周器２１の入力端
子ｅに接続した出力を有する。インバータ２９の
出力は信号発生回路Ｆの外側にあるインバータ３
２に接続される。このインバータ３２はクロツク
信号２hiを出力する。内部周波数分周器２１の出
力端子ｈはワイヤ３７によつてまず３つのインバ
ータ３８，３９，４０に接続され、次いでふたつ
のANDゲート４１，４３の入力に接続される。
各インバータ３８，３９，４０はその出力に同期
信号Ｓ_yｉを与える。第１の多数決回路Ｍ１は３
つのANDゲート４１，４２，４３およびNORゲ
ート４４によつて構成される。同期信号Ｓ_yｊは
入力が抵抗Ｒ２３によつてDC電圧＋Vcに接続さ
れたインバータ４５に与えられる。インバータ４
５の出力はANDゲート４１の入力、ANDゲート
４２の入力、さらに排他的ORゲート４８の入力
に接続される。同期信号Ｓ_yｋは入力が抵抗Ｒ２
４によつてDC電圧＋Vcに接続されたインバータ
４６に与えられる。インバータ４６の出力は
ANDゲート４２，４３の入力、および排他的OR
ゲート４７の入力に接続される。ANDゲート４
１，４２，４３の各出力はNORゲート４４の各
入力に接続され、その出力は接続線４９によつて
まず内部周波数の分周器の入力端子ｆに、次いで
排他的ORゲート４７，４８の入力に接続され
る。排他的ORゲート４７および４８は各同期信
号Ｓ_yｋおよびＳ_yｊに誤りがある場合それぞれ誤
り信号Ｆ（Ｓ_yｋ）およびＦ（Ｓ_yｊ）を出す。

第２の多数決回路Ｍ２は３つのANDゲート５
３，５４，５５とNORゲート５６とによつて構
成される。外部周波数分周器２０の出力ｄはワイ
ヤ５０によつてまずふたつのインバータ５１およ
び５２に接続され、次いでANDゲート５３，５
５の入力に接続される。各インバータはその出力
に外部同期信号SF_iを与える。

発生器Gjから来る外部同期信号SFjは入力が抵
抗Ｒ２５によつてDC電圧＋Vcに接続されたイン
バータ５７に与えられる。インバータ５７の出力
はANDゲート５３の入力、ANDゲート５４の入
力、それに排他的ORゲート６０の入力に接続さ
れる。発生器Gkから来る同期信号SFkは入力が
抵抗Ｒ２６によつてDC電圧＋Vcに接続されたイ
ンバータ５８に与えられる。インバータ５８の出
力はANDゲート５４，５５の入力、さらには排
他的ORゲート５９の入力に接続される。ANDゲ
ート５３，５４，５５の各出力はNORゲート５
６の各入力に接続され、その出力はまず外部周波
数分周器２０の入力ｂに接続され、次いで排他的
ORゲート５９，６０の入力に接続される。排他
的ORゲート５９，６０はそれぞれ外部同期信号
SFkおよびSFjに誤りがある場合に信号Ｆ
（SFk）およびＦ（SFj）をそれぞれ出力する。

第２図にはまた、一例として安定化DC電圧＋
Vccを出力する電源回路Ｄを示している。この普
通に設計された回路は、DC電圧＋VcとDC電圧
−Vcとの間で直列接続のツエナーダイオードＺ
および抵抗Ｒ２７を包含し、DC電圧＋Vcおよび
−Vcが供給される差動増幅器６２はまず抵抗Ｒ
２８によつてDC電圧−Vcに接続され抵抗Ｒ２９
によつてトランジスタＴ５のコレクタに接続され
た入力を有し、差動増幅器６２の他方の入力はま
ず抵抗Ｒ３０によつてアースに接続され、次いで
抵抗Ｒ３１により抵抗Ｒ２７およびツエナーダイ
オードＺに共通な点に接続されており、差動増幅
器６２の出力はエミツタがDC電圧＋Vcに接続さ
れたトランジスタＴ５のベースに接続され、トラ
ンジスタＴ５のコレクタは安定化DC電圧＋Vcc
を出力する。

第２図に示した発生器は次のように作用する。
発振器１９はワイヤ３６およびインバータ２２を
介して6.144MHzの信号をインバータ８，２４お
よび２３に出力する。これらの出力信号はそれぞ
れ_i，_i，_iとされる。基本信号_i，_iはそ
れぞれ発生器GkおよびGjへの適用のためのもの
である。基本信号_iは遅延装置１１に与えら
れ、この遅延装置１１は基本信号_iに関する遅
れがπ／２の遅延基本信号を出力する。位相
比較器１３は、基本信号_jおよび_kに関する基
本信号_iの位置に応じて接続線１８を介して発
振器へ進み制御信号または遅れ制御信号を出すか
または何ら信号を出力しないようにし、所望の限
界内に発振器によつて与えられる信号の周波数／
位相差特性を保持する。トランジスタＴ１は次の
論理式によつて与えられる遅れ制御信号CRTを
発振器へ与える。

CRT＝Ａ_j・Ｂ_k・_i・Cir 一方トランジスタＴ２は次の論理式によつて与え
られる進み制御信号CAVを与える。

CAV＝_j・_k・Ｃ_i・Cir 遅れ制御信号CRTはコンデンサＣ３を放電
し、一方進み制御信号はコンデンサＣ３を充電す
る。

進み制御信号CAVは基本信号_iが基本信号_j
および_kに関して遅れた時位相比較器によつて
発せられる。遅れ制御信号は基本信号_iが基本
信号_jおよび_kに関して進んでいる時に発せら
れる。したがつて、位相比較器１３は発振器１９
を内部的にロツクする。

外部ロツク回路１６は位相比較器１３の電圧／
位相差を検出する接続線１８によつて発振器に電
圧を与え、電圧軸に沿つて移相が行なわれる。発
振器１９は正の勾配を持つ周波数／電圧曲線を有
しているので、安定外部ロツクは、外部周波数分
周器２０および内部周波数分周器２１から来る信
号の位相を比較する外部ロツク回路の電圧／位相
差曲線の正勾配領域に相当する。これら分周器に
よつて与えられた周波数が等しければ、休息点
は、外部ロツク回路１６の排他的ORゲート１７
の入力に与えられた信号Ｅ１とＥ２との間の位相
差φ１−φ２がπ／２＋2kπに等しいものとなる。

768分割の後発振器１９から来る信号に相当の信
号Ｅ２は256分割の後外部同期信号Ｗに相当の信
号Ｅ１に関してπ／２だけ後３に移相される。信号Ｅ１とＥ２との間の位相差は０とπの間である。

位相比較器１３によつて得られた内部ロツクは
外部ロツクに関して優先する。これは次の条件に
て可能である。

(i) 内部ロツクは外部ロツクよりもさらに高速で
あり、たとえばＲ９・Ｃ３Ｒ・Ｃ４であるこ
と。ここでＲは抵抗Ｒ１２，Ｒ１４，Ｒ１５に
よつて構成される回路の等価抵抗である。

(ii) 内部ロツクループの利得が外部ロツクループ
の利得より大であること。これを得るには、外
部同期信号Ｗの周波数は256（外部周波数分周
器２０）で分周される。

(iii) 内部ロツク回路の引込み周波数帯域は外部ロ
ツク回路のそれより広いこと。これは外部ロツ
クをたとえば10^-5より少ない値に制限する抵抗
ブリツジＲ１２，Ｒ１３およびＲ１４によつて
行なわれる。

第２図の発生器によつて与えられたクロツク信
号２hiおよび同期信号Ｓ_yｉはNANDゲート２
５，２６，２７によつて構成された回路により発
生される。この回路はＭ＝_j・_i＋_j・_k＋
_k・_iによつて定められる多数決論理関数を実
行する。この関数は、３つのうち少なくともふた
つの基本信号が位相およびデユーテイ比において
同じでなければ有効でない。一次巻線ｎ１および
コンデンサＣ６によつて構成されたフイルタは基
本信号の周波数、すなわち6.144MHzに同調され
てあらゆる干渉信号を阻止する。二次巻線ｎ２の
端子でフイルタリングした後に得られた正弦波信
号は、入力が抵抗Ｒ１７によつてバイアスされた
インバータ２９により方形信号に変換される。反
転信号２はインバータ２９の出力に得られる。
クロツク信号２hiはインバータ６３の出力に得ら
れ、反転クロツク信号２はインバータ３０の出
力に得られる。トランジスタＴ３およびＴ４は差
動増幅器を構成し、トランジスタＴ３は反転クロ
ツク信号２の平均値によつて駆動される。した
がつてインバータ２９のバイアスは変化してトラ
ンジスタＴ３，Ｔ４の入力信号間の電位差を消去
するようになる。クロツク信号２hiのデユーテイ
比は値0.5に調節される。

第３図は第２図の発振器１９を示し、これは従
来型式のVCXO発振器である。コンデンサＣ９と
直列の可変容量ダイオードｄ１はアースと水晶Ｘ
（たとえば石英水晶）の電極との間に接続され、
この電極はまた可変コンデンサＣ１０によつてア
ースに接続される。可変容量ダイオードｄ１およ
びコンデンサＣ９に共通な点は抵抗Ｒ４５によつ
て接続線１８に接続される。水晶Ｘの他方の電極
はNPN型トランジスタＴ６のベースに接続され
る。このベースはまた直列接続のふたつの抵抗Ｒ
３６およびＲ３７によつて直接直流電圧＋Vc
に、かつ抵抗Ｒ３８によつてアースに接続され
る。トランジスタＴ６のベースはまた直列接続の
ふたつのコンデンサＣ１１およびＣ１２によつて
アースに接続され、このふたつのコンデンサの共
通点は抵抗Ｒ４４によつてトランジスタＴ６のエ
ミツタに接続される。このエミツタは抵抗Ｒ３９
によつてアースに接続される。トランジスタＴ６
のコレクタはコンデンサＣ１３によつてNPN型
トランジスタＴ７のベースに、かつ抵抗Ｒ４０に
よつて直流電圧＋Vcに接続される。トランジス
タＴ６のコレクタはまた抵抗Ｒ４１およびこれに
直列のコンデンサＣ１４によつてNPN型トラン
ジスタＴ８のベースに接続される。ダイオードｄ
２はアースをトランジスタＴ７のベースに接続
し、このエミツタはアースに接続される。トラン
ジスタＴ７のコレクタはコンデンサＣ１５によつ
てアースに、かつ抵抗Ｒ３６およびＲ３７に共通
な点に接続される。トランジスタＴ８のコレクタ
およびベースは抵抗Ｒ４２によつて相互接続さ
れ、トランジスタＴ８のコレクタは抵抗Ｒ４３に
よつてDC電圧＋Vcに接続される。このトランジ
スタＴ８のコレクタはまた6.144MHzの周波数の
発振器の出力信号を伝えるワイヤ３６に接続され
る。

トランジスタＴ６、コンデンサＣ１１，Ｃ１２
および抵抗Ｒ３９，Ｒ４４によつて構成した回路
は、実数部Ｒ_pが負の複素インピーダンスを有
し、共振の付近では、石英が回路Ｒ_q，Ｌ_q，Ｃ_q
に等価なので、Ｒ_q＝Ｒ_pとすればこのアセンブリ
は発振する。

コンデンサＣ９，Ｃ１０および可変容量ダイオ
ードｄ１によつて構成した回路は、接続線１８の
制御電圧の変化によつて周波数を変化でき、コン
デンサＣ９，Ｃ１０の作用によつて周波数を定格
値に調節でき、そのとき接続線１８の制御電圧は
その定格値にある。この回路は石英の負荷容量を
構成し、その値は使用石英の定格動作条件では30
ピコフアラツドでなければならない。コンデンサ
Ｃ１３，Ｃ１５、ダイオードｄ２およびトランジ
スタＴ７によつて構成した回路は、トランジスタ
Ｔ６のコレクタにおける正弦波信号の出力レベル
を調節することができる。トランジスタＴ８およ
びこれに関連する回路はベースに与えられた正弦
波信号を方形波信号に変換する。抵抗Ｒ４２はこ
の方形波信号のデユーテイ比を調節することがで
きる。

第４図は第２図の基本信号_jおよび_kの入力
に関する保護装置を示す。第４図はまた基本信号
_j，_k，_iに関する誤り検出装置も示してい
る。第４図は第２図のいくつかの構成要素、たと
えばNANDゲート４，５，２５，２６，２７，２
８、インバータ６，７，８，９，１０，１２，２
２，２３，２４、遅延装置１１、抵抗Ｒ１，Ｒ
２，Ｒ３およびコンデンサＣ５を再び示してい
る。

基本信号_jは第２図の場合と同様インバータ
６に与えられるが、第４図においては、インバー
タ６の出力はコンデンサＣ２０を介してNANDゲ
ート５の入力に接続され、さらに抵抗５０によつ
てDC電圧＋Vcに接続されている。コンデンサＣ
２０およびNANDゲート５の入力に共通な点は抵
抗Ｒ５１によつて直流電圧＋Vcに、かつダイオ
ードｄ５によつてPNP型トランジスタＴ１０のエ
ミツタに接続される。基本信号_jはまたコンデ
ンサＣ２１を介してNANDゲート４の入力とDC
電圧＋Vcに接続された抵抗Ｒ５２とに与えられ
る。コンデンサＣ２１およびNANDゲート４に共
通な点は抵抗Ｒ５３によつてDC電圧＋Vcに、お
よびダイオードｄ６によつてトランジスタＴ１０
のエミツタに接続される。基本信号_kは、第２
図の場合と同様インバータ７に与えられるが、第
４図においてはインバータ７の出力はコンデンサ
Ｃ２２を介してNANDゲート５の入力と抵抗Ｒ５
４によつてDC電圧＋Ｖとに接続される。コンデ
ンサＣ２２およびNANDゲート５の入力に共通な
点は抵抗Ｒ５５によつてDC電圧＋Ｖに、および
ダイオードｄ７によつてトランジスタＴ１０のエ
ミツタに接続される。基本信号_kはまたコンデ
ンサＣ２３を介してNANDゲート４の入力とDC
電圧＋Vcに接続された抵抗Ｒ５６とに与えられ
る。コンデンサＣ２３とNANDゲート４の入力と
に共通な点は抵抗Ｒ５７によつてDC電圧＋Ｖ
に、かつダイオードｄ８によつてトランジスタＴ
１０のエミツタに接続される。トランジスタＴ１
０はアースに接続されたコレクタと、抵抗Ｒ５８
によつて直流電圧＋Vcに接続されたエミツタ
と、抵抗Ｒ６０によつてDC電圧＋Vcに、および
抵抗Ｒ５９によつてアースにも接続されているベ
ースとを有する。

基本信号_jおよび_kは他のふたつの発生器か
ら来る。発生器GjまたはGkもしくは両方が使用
除外または故障である時は他のふたつの発生器に
より所定の速度でゼロ傾向を有するように考慮し
なければならない。すなわち値が恒久的に０また
は１の対応する基本信号_jまたは_kは考慮する
必要がない。このためには、NANDゲート４およ
び５の対応入力における信号はこれらのNANDゲ
ートを閉じてしまわないよう値１を有しなければ
ならない。したがつて、第４図に示した回路の目
的は、発生器が通常動作しているとき対応する基
本信号_jまたは_kのいずれかの成分を通すよう
にすること、および基本信号が恒久状態にあると
き位相比較器１３の入力に修正応答時間を有する
レベル１を確立することにある。コンデンサＣ２
０またはＣ２２はAC成分を通し、基本信号_jま
たは_kが恒久状態にあるときNANDゲート５ま
たは４からの入力をしや断する。抵抗Ｒ５１また
はＲ５５は基本信号_jまたは_kの恒久状態の間
NANDゲート５または４の入力をバイアスする。
抵抗Ｒ５０およびダイオードｄ５、または抵抗Ｒ
５４およびダイオードｄ７によつて構成した回路
は、状態１および状態０にあるゲートの電流が異
なることによる、NANDゲート５または４の入力
の自動バイアスを防ぐことを目的としている。ト
ランジスタＴ１０とアースとの電圧であるダイオ
ードｄ５またはｄ７のバイアス電圧はゲートの入
力にレベル１を保障することが必要になる。すな
わち、バイアス電圧とダイオードｄ５（またはｄ
７）の電圧降下との和は2.4ボルトに等しいかま
たはそれより大きくしなければならない。

第４図はまた基本信号_j，_k，_iに関する誤
り検出装置を示している。この装置はそれぞれ
NANDゲート２５，２６，２７の出力に接続の３
入力NANDゲート６６を含む。NANDゲート６６
の出力は３つの排他的ORゲート６７，６８，６
９の各入力に接続される。排他的ORゲート６７
はコンデンサＣ２０および抵抗Ｒ５１に共通な点
に接続の別の入力を有している。排他的ORゲー
ト６８はコンデンサＣ２２および抵抗Ｒ５５に共
通な点に接続の別の入力を有している。排他的
ORゲート６９はインバータ９の出力に接続の別
の入力を有している。排他的ORゲート６７はコ
ンデンサＣ６７によつてアースに接続した抵抗Ｒ
６７を介して基本信号Ｆ_jの誤り信号を出力す
る。排他的ORゲート６８はコンデンサＣ６８に
よつてアースに接続した抵抗Ｒ６８を介して基本
信号Ｆ_kの誤り信号を出力する。排他的ORゲー
ト６９はコンデンサＣ６９によつてアースに接続
した抵抗Ｒ６９を介して基本信号Ｆ_iの誤り信
号を出力する。NANDゲート６６はNANDゲート
２５，２６，２７によつて受けられた基本信号
_j，_k，_iから発生の多数決信号を出力する。排
他的ORゲート６７，６８，６９のそれぞれは対
応する基本信号および多数決信号を受けて比較器
として作用する。受けた信号の位相がずれていれ
ば、関連する排他的ORゲートは基本信号の誤り
信号を出力する。排他的ORゲートの各出力にて
抵抗およびコンデンサで構成の回路は、約30ナノ
秒未満の移相によつて出力パルスをフイルタして
誤りに一致しないようにするフイルタを構成して
いる。

第５図は第２図の外部周波数分周器のブロツク
図を示す。周波数が2.048MHzの外部同期信号Ｗ
は256まで計数する直並列型の２進カウンタ７５
に与えられる。最上位ビツトはワイヤ３３に接続
した出力端子ｃに接続される。２進カウンタの並
列出力は256分割のデコーダ７６に与えられ、こ
のデコーダはANDゲート７７の入力に計数255の
出力パルスを与える。外部同期信号Ｗを受ける入
力端子ａはインバータ７８を介してANDゲート
７７の他の入力に接続される。ANDゲート７７
の出力はレジスタ７９に接続され、その出力は記
憶場所８０の入力に接続される。記憶場所８０は
ワイヤ５０に接続した出力端子ｄに接続の出力を
有する。ワイヤ６１に接続した入力端子ｂは
ANDゲート８１に、および双安定素子８２の一
方の入力に接続される。双安定素子８２の他方の
入力は入力端子ａに接続される。ANDゲート８
１の他方の入力は入力端子ａに接続される。
ANDゲート８１の出力は２進カウンタ７５をゼ
ロにリセツトする入力RZに接続される。双安定
素子８２の出力はANDゲート８３の入力に接続
され、他方の入力はインバータ７８の出力に接続
される。ANDゲート８３の出力は記憶場所８０
の他の入力に接続される。記憶場所８０は計数の
終わりに高い番地に移り、ワイヤ５０を介して外
部同期信号SFiを与える。少なくともふたつの外
部同期信号が第２多数決回路Ｍ２（第２図）の
NANDゲート５３，５４，５５の入力に作用する
と、NORゲート５６はワイヤ６１に多数決信号
を与える。この信号はまずゼロにリセツトするこ
とによつて２進カウンタ７５を同期し、次いで記
憶場所８０を同期する。ひとつの発生器だけがサ
ービス状態にあるとき、記憶場所８０はひとつ増
加する。ワイヤ６１には信号が受信されないので
同期命令はない。第２発生器がサービス状態にお
かれるとすぐ記憶場所８０はひとつ増加し、ワイ
ヤ６１を介して同期された各発生器から信号を受
ける。この信号は計数が終了するたびに受信され
発生器は同期を維持する。第３発生器がサービス
状態におかれたとき、すでにサービス状態に入つ
ていて第３発生器を同期しているふたつの発生器
の同期を防害することはできない。

第６図は第２図の内部周波数分周器２１のブロ
ツク図を示す。入力端子ｅはワイヤ３５を介して
6.144MHzの周波数で信号を受ける。この周波数
は第２図の発振器１９の周波数である。３分割の
分周器８５は入力端子ｅに接続した入力と第５図
のものと同じ２進カウンタ７５の入力に接続した
出力とを有する。分周器８５は信号ｕを出力す
る。第６図の他の構成要素は第５図のそれと同じ
であり、同じ参照番号を付してある。したがつ
て、第５図と第６図との間の差は分周器８５の存
在にある。出力端子ｇはワイヤ３４に接続され、
第５図の出力端子ｃに相当している。出力端子ｈ
はワイヤ３７に接続され、第５図の出力端子ｄに
相当している。入力端子ｆはワイヤ４９に接続さ
れ、第５図の入力端子ｂに相当している。分周器
８５の出力における信号ｕは第５図の外部同期信
号Ｗと同じ周波数である。

各種論理ゲートおよびインバータは好適には分
周器として集積回路にするのがよく、たとえば当
業者では周知のテキサスインストルメンツの74シ
リーズ集積回路がこの目的に対して使用されよ
う。本発明の応用のひとに、単一のタイムベース
によつて駆動しなければならないよう構成した各
種構成要素を有する時分割電信交換機の選択ユニ
ツトがある。クロツク信号は選択ユニツトの構成
要素を駆動し、この選択ユニツトに使用された各
種信号はクロツク信号２ｈの分周によつて得られ
る。

【図面の簡単な説明】

第１図はタイムベースを示す図、第２図はタイ
ムベース発生器を示す図、第３図は発振器を示す
図、第４図は発生器の入力に対する保護装置およ
び発生器の信号に対する検出装置を示す図、第５
図は外部周波数分周器を示す図、第６図は内部周
波数用分周器を示す図である。Ｇ０，Ｇ１，Ｇ２……発生器、１１……遅延装
置、１３……位相比較器、１６……外部ロツク回
路、１９……発振器、２０，２１……分周器、Ｄ
……電源回路、Ｆ……信号発生回路、Ｍ１，Ｍ２
……多数決論理回路、Ｘ……水晶、７５……２進
カウンタ、７６……デコーダ、７９……レジス
タ、８０……記憶場所、８２……双安定素子、８
５……分周器。

Claims

【特許請求の範囲】１発振器と、位相比較器と、多数決回路を含む
信号発生回路と、第１多数決回路によつて制御さ
れる内部周波数分周器とをそれぞれ包含する３つ
の同じ発生器によつて構成され、それぞれの前記
信号発生回路の多数決回路が３つの発振器からの
基本信号をそれぞれ受けるタイムベースにおい
て、各位相比較器１３は自身の発生器の発振器か
らの基本信号と他のふたつの発生器のそれぞれか
らの基本信号および反転基本信号とを受けて制御
信号を自身の発生器の発振器の制御入力へ与え、
前記信号発生回路Ｆはまたフイルタと、インバー
タ２９と、発生器の出力信号を与えるこのインバ
ータの入力をバイアスする差動増幅器Ｔ３，Ｔ４
とを包含し、前記内部周波数分周器２１はインバ
ータ３１を介して自身の発生器の出力信号を受け
るようにしかつ出力を前記発振器の制御入力に接
続した外部同期回路１６に接続される第１の出力
と、第１に前記第１多数決回路Ｍ１に、第２にそ
れぞれが同期信号Ｓ_yを与える３つのインバータ
３８，３９，４０に接続した第２の出力とを有
し、前記第１多数決回路は他のふたつの発生器の
それぞれからの反転同期信号を受けるようにした
ことを特徴とするタイムベース。２各発生器は外部周波数分周器２０と、第２多
数決回路Ｍ２とを包含し、前記外部周波数分周器
は外部同期信号Ｗを受けて分周後、外部同期回路
１６に前記内部周波数分周器２１によつて与えら
れたと同じ周波数の信号を与えるようにし、前記
外部周波数分周器は分周後、前記第２多数決回路
と外部同期信号SFを与えるふたつのインバータ
５１，５２とに信号を与えるようにし、前記第２
多数決回路は他のふたつの発生器のそれぞれから
の外部同期信号をインバータ５７，５８によつて
反転された後に受けて多数決信号を前記外部周波
数分周器に与えるようにしたことを特徴とする特
許請求の範囲第１項記載のタイムベース。３位相比較器１３は遅延装置１１と、ふたつの
トランジスタ（Ｔ１およびＴ２）およびその入力
の第１および第２のNANDゲート（４および５）
と、第１インバータ９とを包含し、前記第１の
NANDゲート５は第１入力によつてインバータ６
を介しひとつの発生器の基本信号_jに接続し、
第２入力によつてインバータ７を介し別の発生器
の基本信号_kに接続し、第３入力によつて第３
基本信号_iに接続し、第２のNANDゲート４は
第１入力によつてひとつの発生器の基本信号_j
に接続し、第２入力によつて別の発生器の基本信
号_kに接続し、第３入力によつて入力に第３基
本信号_iを受ける前記第１インバータ９の出力
に接続し、前記第１インバータの出力を第２イン
バータ１０によつて前記遅延装置の一方の入力に
接続し、この遅延装置の出力のひとつを第３イン
バータ１２によつて前記第１および第２のNAND
ゲートの第４入力に接続し、前記第1NANDゲー
ト５の出力を第４インバータ１４およびそれに直
列の抵抗Ｒ４によつて第1NPN型トランジスタＴ
１のベースに接続し、前記第１トランジスタのエ
ミツタを第１にアースに第２にコンデンサＣ１に
よりそのベースに接続し、前記第１トランジスタ
のコレクタをコンデンサＣ３によつてアースに接
続した前記発振器の制御入力に抵抗Ｒ５によつて
接続し、第2NANDゲート４の出力を第１抵抗Ｒ
６および第２抵抗Ｒ７によつて直列に第2NPN型
トランジスタＴ２のベースに接続し、前記第２ト
ランジスタＴ２のエミツタを安定化直流電圧＋
Vccに、コンデンサＣ２によつてそのベースに、
かつ第３抵抗Ｒ８によつて第１および第２抵抗に
共通な点に接続し、前記第２トランジスタのコレ
クタを第４抵抗Ｒ９によつて前記発振器の制御入
力に接続したことを特徴とする特許請求の範囲第
１項または第２項記載のタイムベース。４外部同期回路１６は５つの抵抗Ｒ１１，Ｒ１
２，Ｒ１３，Ｒ１４，Ｒ１５と、コンデンサＣ４
と、一方の入力を外部周波数分周器２０に接続し
他方の入力を内部周波数分周器２１に接続した排
他的ORゲート１７とにより構成され、この排他
的ORゲートの出力を第１に第１抵抗Ｒ１５によ
つて安定化直流電圧＋Vccに第２に第４抵抗Ｒ１
４を介して第２抵抗Ｒ１２および第３抵抗Ｒ１３
によつて構成した分圧ブリツジの共通点に接続
し、前記分圧ブリツジを安定化電圧＋Vccとアー
スとの間に接続し、前記分圧ブリツジの共通点を
第１に前記コンデンサＣ４によつてアースに第２
に前記発振器の制御入力に接続し、この制御入力
自身はコンデンサＣ３によつてアースに接続され
ていることを特徴とする特許請求の範囲第１項ま
たは第２項記載のタイムベース。５各発生器は他のふたつの発生器によつて与え
られた基本信号の各入力に対する保護装置を包含
し、第１基本信号_jは第１インバータ６と、直
流電圧に接続された第１抵抗Ｒ５２と、第１コン
デンサＣ２１を介して、第１に前記直流電圧に接
続された第２抵抗Ｒ５３と、第２にダイオードｄ
６を介してPNP型トランジスタＴ１０のエミツタ
と、第３に位相比較器１３の第２のNANDゲート
４の第１入力とに与えられ、前記第１インバータ
の出力は第１に第３抵抗Ｒ５０により直流電圧
へ、第２に第２コンデンサＣ２０を介し第４抵抗
Ｒ５１によつて直流電圧＋Vcへ、第２ダイオー
ドｄ５によつて前記トランジスタＴ１０のエミツ
タへ、かつ前記位相比較器の第１のNANDゲート
５の第１入力へ接続され、第２基本信号_kは第
２インバータ７と、直流電圧に接続された第５抵
抗Ｒ５６と、第３コンデンサＣ２３を介して第１
に直流電圧に接続された第６抵抗Ｒ５７と、第２
に第３ダイオードｄ８を介しトランジスタＴ１０
のエミツタと、第３に第２のNANDゲート４の第
２入力とに与えられ、前記第２インバータ７の出
力は第１に第７抵抗Ｒ５４により直流電圧へ、第
２に第４コンデンサＣ２２を介し第８抵抗Ｒ５５
によつて直流電圧＋Vcへ、第４ダイオードｄ７
によつて前記トランジスタＴ１０のエミツタへか
つ第１のNANDゲート５の第２入力へ接続され、
前記トランジスタはエミツタを第９抵抗Ｒ５８に
よつて直流電圧＋Vcに接続し、ベースを第１に
抵抗Ｒ６０を介してDC電圧＋Vcに第２に第10抵
抗Ｒ５９によつてアースに接続し、コレクタをア
ースに接続したことを特徴とする特許請求の範囲
第１項または第２項記載のタイムベース。６入力に第３基本信号_iと他のふたつの基本
信号_jおよび_kとを受ける信号発生回路Ｆは、
入力に第１基本信号_jおよび第２基本信号_kを
受ける第1NANDゲート２５と、入力に第２およ
び第３基本信号を受ける第2NANDゲート２６
と、入力に第１および第３基本信号を受ける第
3NANDゲート２７とを包含し、各NANDゲート
の出力は第4NANDゲート２８の各入力に接続さ
れ、第4NANDゲートの出力は第１抵抗Ｒ１６を
介して変成器の一次巻線ｎ１の中点に接続され、
この一次巻線は両端を第１コンデンサＣ６に接続
し一端を直流電圧＋Vcに接続し、前記変成器の
二次巻線ｎ２は一端を第１に第２抵抗Ｒ１７によ
つてアースに接続し第２に第1NPN型トランジス
タＴ３のコレクタに接続し、他端を出力に反転ク
ロツク信号を与える第１インバータ２９に接続
し、この第１インバータの出力は第１に出力を内
部周波数分周器の入力ｅに接続した第２インバー
タ３１にかつ第２に第３インバータ６３に接続
し、この第３インバータの出力は第１に第４イン
バータ３０に第２に第３抵抗Ｒ２２によつて直流
電圧＋Vcにかつ第４抵抗Ｒ２１によつて第1NPN
型トランジスタＴ３のベースに接続し、この第１
トランジスタのベースをさらに第２コンデンサＣ
８によつてアースに、エミツタを第５抵抗Ｒ２０
によつて直流電圧に接続し、前記第１トランジス
タのエミツタを第２トランジスタＴ４のエミツタ
に接続し、第２トランジスタのコレクタをアース
に、ベースを第１に第３コンデンサＣ７によつて
アースに第２に第６抵抗Ｒ１９によつて第４イン
バータ３０の出力に接続し、この第４インバータ
の出力を第７抵抗Ｒ１８によつて直流電圧に接続
したことを特徴とする特許請求の範囲第１項また
は第２項記載のタイムベース。