JPS6244817B2 - - Google Patents
Info
- Publication number
- JPS6244817B2 JPS6244817B2 JP56030997A JP3099781A JPS6244817B2 JP S6244817 B2 JPS6244817 B2 JP S6244817B2 JP 56030997 A JP56030997 A JP 56030997A JP 3099781 A JP3099781 A JP 3099781A JP S6244817 B2 JPS6244817 B2 JP S6244817B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- alloy
- lead frame
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明はIC等半導体装置を組立てる際に用い
られる半導体用リードフレームに関するものであ
る。 従来、IC等半導体装置を組立てる際に用いら
れる半導体用リードフレームとしては、第１図に
示すような形状のコバール、42アロイ（Fe−42
％Ni合金）、ステンレスなどの鉄合金、またはリ
ン青銅、錫入り銅などの銅合金を使用したものが
ある。 これらのリードフレームはタブ部における半導
体素子のダイボンデイング性、及びリード部にお
けるワイヤボンデイング性確保のため、通常はか
かる部分をAuメツキまたはAgメツキして接続機
能を向上させているが、貴金属を使用する関係か
ら当然コスト高となる。 一方、このようにして貴金属メツキしたリード
フレームのタブ部に、半導体素子をダイボンデイ
ングする場合には、Pb−Sn、Pb−Ag−Sn、Ag
−Sn或はAu−Sn等のろう合金からなるリボン状
の箔を切断してタブ部に重ね合せ、さらにこの上
に半導体素子を載置して加熱圧接していた。 この場合、箔はリボン状のものを切断してリー
ドフレームのタブ部上に載せ、その上に半導体素
子を載置して加熱していたため、半導体装置の組
立作業が繁雑となり、作業性が低い他、箔のメツ
キ面でのぬれ性不良などの問題が発生することが
あり、種々の対策が必要であつた。 本発明の目的は、前記した従来技術の欠点を解
消し、安価して半導体装置の組立作業性を著しく
向上させることができると共に信頼性の高い半導
体装置を容易に得ることができる半導体用リード
フレームを提供することにある。 すなわち、本発明の要旨は、基板上に、ニツケ
ル又はニツケル合金層或はコバルト又はコバルト
合金層を介して、その半導体素子接合部に予め半
導体素子を接合用の半田メツキ層を設けてなり、
前記半田メツキ層は鉛80〜98重量％の組成の半田
メツキ層からなることを特徴とする半導体用リー
ドフレームにある。 上記において、ニツケル又はニツケル合金層或
いはコバルト又はコバルト合金層は、基体の全面
に設けてもよいし、半導体素子接合部にのみ設け
てもよい。 本発明の半田メツキ層は半導体素子接合用の半
田メツキ層であるので、半導体素子を加熱圧接す
る場合において、ぬれ性が良好でかつリードフレ
ームの熱膨張により、半導体素子の割れを引き起
こさないことが必要である。従つて、半田メツキ
層の組成としてはPb80〜98重量％の組成である
ことが望ましい。 その理由は、半田メツキ層を介して半導体素子
をリードフレームのタブ上に加熱圧接した後、熱
衝撃サイクル（150℃←→−50℃）によつて発生し
た半導体素子の割れが、Pb80％未満では数多く
発生するが、Pb80％以上ではほとんど発生しな
くなることによるものである。 これは、半田中に含まれるPb量により熱膨張
係数が変化し、Pb量が少ないと熱膨張係数が大
きくなり、半導体素子の割れを引き起こすためで
ある。一方、半田中のPb量が98％を越えると、
半導体素子の加熱圧接性を低下させるために、
Pb量は98％以下とする必要がある。 さらに、本質的な説明とすれば、一般の半田は
むしろSn量が60重量％でSn量が多いが、このよ
うにSn量が多い半田は合金の性質としては硬く
脆くなる傾向がある。半導体素子接合用の半田メ
ツキ層は半導体素子とフレームとの間に介在され
るために、両材料を接合するだけでなく熱膨張の
ズレに対する緩衝材としての役割をする。そうい
う意味で、本発明の半田メツキ層は組成としては
Pb量が多く、軟かく粘りのある材料からなるこ
とが望ましいということである。 ニツケル合金層としては、普通メツキによる
Ni−Sn合金層、Ni−Ｐ合金層が、コバルト合金
層としては、普通メツキによるCo−Sn合金層、
Co−Ｐ合金層がそれぞれ設けられる。 次に添付図面を参照して本発明半導体用リード
フレームの実施例を説明する。 実施例 １ 第２図は本発明に係る半導体用リードフレーム
にして、プレスにより打抜かれて所定のパターン
形状をなすものである。 この図において、１は42アロイ（Fe−42％Ni
合金）からなる基体、２は半導体素子接合部であ
るボンデイングタブ部、３はワイヤボンデイング
を行うリード端子部、黒く塗り潰したところは電
気Ni−Ｐ合金メツキを施した領域を示す。 ボンデイングタブ部２には、前記Ni−Ｐ合金
メツキ上にPb95％の半田メツキが施される。 第３図はこのようにして得られた半導体用リー
ドフレーム用いて組立てられた半導体装置の断面
を示すもので、Ni−Ｐ合金メツキ層４及び半田
メツキ層５を形成した基体１上に半導体素子６を
設置後、これを加熱圧接して接着固定し、一方、
半導体素子６とリード端子部３に、それぞれボン
デイングワイヤ７を接合して構成される。 比較のため、従来例として、上記実施例のNi
−Co合金メツキ層４の替りにAuメツキ層を４μ
設けた半導体用リードフレームを用意し、このリ
ードフレームを用いて第４図の所定位置（半導体
素子接合部）に50μ厚の半田箔８を設置後、この
上に半導体素子６を加熱圧接して半導体装置を組
立てた。なお、第４図において９はAuメツキ層
を示す。 これらの実施例及び従来例について、半導体装
置を組立てた後、熱衝撃（150℃←→−50℃を１サ
イクルとして）を行い、この熱衝撃200サイクル
後の半導体素子の割れを調べた。この結果を第１
表に示す。 実施例 ２ 実施例１と同様の方法で電気Ni−Ｐ合金メツ
キ後、半田メツキ層を設けるが、この場合の半田
メツキ層の組成をPbについて50〜100重量％の範
囲で変化させた半田メツキ層をそれぞれ10μ設け
た。 その後、各半田メツキ層に対して半導体素子を
設置後加熱圧接して、半導体素子のぬれ性を熱衝
撃後の半導体素子の割れで評価した。 第１表及び第２表に示した評価は次の通りであ
る。 熱衝撃性〇：良好、割れなし △：やや不良、割れ若干有 ×：不良、割れ多い ぬれ性〇：良好 ×：不良 なお、ぬれ性については、半導体素子面の
ぬれ面積で評価した。
られる半導体用リードフレームに関するものであ
る。 従来、IC等半導体装置を組立てる際に用いら
れる半導体用リードフレームとしては、第１図に
示すような形状のコバール、42アロイ（Fe−42
％Ni合金）、ステンレスなどの鉄合金、またはリ
ン青銅、錫入り銅などの銅合金を使用したものが
ある。 これらのリードフレームはタブ部における半導
体素子のダイボンデイング性、及びリード部にお
けるワイヤボンデイング性確保のため、通常はか
かる部分をAuメツキまたはAgメツキして接続機
能を向上させているが、貴金属を使用する関係か
ら当然コスト高となる。 一方、このようにして貴金属メツキしたリード
フレームのタブ部に、半導体素子をダイボンデイ
ングする場合には、Pb−Sn、Pb−Ag−Sn、Ag
−Sn或はAu−Sn等のろう合金からなるリボン状
の箔を切断してタブ部に重ね合せ、さらにこの上
に半導体素子を載置して加熱圧接していた。 この場合、箔はリボン状のものを切断してリー
ドフレームのタブ部上に載せ、その上に半導体素
子を載置して加熱していたため、半導体装置の組
立作業が繁雑となり、作業性が低い他、箔のメツ
キ面でのぬれ性不良などの問題が発生することが
あり、種々の対策が必要であつた。 本発明の目的は、前記した従来技術の欠点を解
消し、安価して半導体装置の組立作業性を著しく
向上させることができると共に信頼性の高い半導
体装置を容易に得ることができる半導体用リード
フレームを提供することにある。 すなわち、本発明の要旨は、基板上に、ニツケ
ル又はニツケル合金層或はコバルト又はコバルト
合金層を介して、その半導体素子接合部に予め半
導体素子を接合用の半田メツキ層を設けてなり、
前記半田メツキ層は鉛80〜98重量％の組成の半田
メツキ層からなることを特徴とする半導体用リー
ドフレームにある。 上記において、ニツケル又はニツケル合金層或
いはコバルト又はコバルト合金層は、基体の全面
に設けてもよいし、半導体素子接合部にのみ設け
てもよい。 本発明の半田メツキ層は半導体素子接合用の半
田メツキ層であるので、半導体素子を加熱圧接す
る場合において、ぬれ性が良好でかつリードフレ
ームの熱膨張により、半導体素子の割れを引き起
こさないことが必要である。従つて、半田メツキ
層の組成としてはPb80〜98重量％の組成である
ことが望ましい。 その理由は、半田メツキ層を介して半導体素子
をリードフレームのタブ上に加熱圧接した後、熱
衝撃サイクル（150℃←→−50℃）によつて発生し
た半導体素子の割れが、Pb80％未満では数多く
発生するが、Pb80％以上ではほとんど発生しな
くなることによるものである。 これは、半田中に含まれるPb量により熱膨張
係数が変化し、Pb量が少ないと熱膨張係数が大
きくなり、半導体素子の割れを引き起こすためで
ある。一方、半田中のPb量が98％を越えると、
半導体素子の加熱圧接性を低下させるために、
Pb量は98％以下とする必要がある。 さらに、本質的な説明とすれば、一般の半田は
むしろSn量が60重量％でSn量が多いが、このよ
うにSn量が多い半田は合金の性質としては硬く
脆くなる傾向がある。半導体素子接合用の半田メ
ツキ層は半導体素子とフレームとの間に介在され
るために、両材料を接合するだけでなく熱膨張の
ズレに対する緩衝材としての役割をする。そうい
う意味で、本発明の半田メツキ層は組成としては
Pb量が多く、軟かく粘りのある材料からなるこ
とが望ましいということである。 ニツケル合金層としては、普通メツキによる
Ni−Sn合金層、Ni−Ｐ合金層が、コバルト合金
層としては、普通メツキによるCo−Sn合金層、
Co−Ｐ合金層がそれぞれ設けられる。 次に添付図面を参照して本発明半導体用リード
フレームの実施例を説明する。 実施例 １ 第２図は本発明に係る半導体用リードフレーム
にして、プレスにより打抜かれて所定のパターン
形状をなすものである。 この図において、１は42アロイ（Fe−42％Ni
合金）からなる基体、２は半導体素子接合部であ
るボンデイングタブ部、３はワイヤボンデイング
を行うリード端子部、黒く塗り潰したところは電
気Ni−Ｐ合金メツキを施した領域を示す。 ボンデイングタブ部２には、前記Ni−Ｐ合金
メツキ上にPb95％の半田メツキが施される。 第３図はこのようにして得られた半導体用リー
ドフレーム用いて組立てられた半導体装置の断面
を示すもので、Ni−Ｐ合金メツキ層４及び半田
メツキ層５を形成した基体１上に半導体素子６を
設置後、これを加熱圧接して接着固定し、一方、
半導体素子６とリード端子部３に、それぞれボン
デイングワイヤ７を接合して構成される。 比較のため、従来例として、上記実施例のNi
−Co合金メツキ層４の替りにAuメツキ層を４μ
設けた半導体用リードフレームを用意し、このリ
ードフレームを用いて第４図の所定位置（半導体
素子接合部）に50μ厚の半田箔８を設置後、この
上に半導体素子６を加熱圧接して半導体装置を組
立てた。なお、第４図において９はAuメツキ層
を示す。 これらの実施例及び従来例について、半導体装
置を組立てた後、熱衝撃（150℃←→−50℃を１サ
イクルとして）を行い、この熱衝撃200サイクル
後の半導体素子の割れを調べた。この結果を第１
表に示す。 実施例 ２ 実施例１と同様の方法で電気Ni−Ｐ合金メツ
キ後、半田メツキ層を設けるが、この場合の半田
メツキ層の組成をPbについて50〜100重量％の範
囲で変化させた半田メツキ層をそれぞれ10μ設け
た。 その後、各半田メツキ層に対して半導体素子を
設置後加熱圧接して、半導体素子のぬれ性を熱衝
撃後の半導体素子の割れで評価した。 第１表及び第２表に示した評価は次の通りであ
る。 熱衝撃性〇：良好、割れなし △：やや不良、割れ若干有 ×：不良、割れ多い ぬれ性〇：良好 ×：不良 なお、ぬれ性については、半導体素子面の
ぬれ面積で評価した。
【表】
【表】
上記表に示す実施例の結果については、Ni−
Ｐ合金メツキの代わりに、例えばCo−Ｐ合金メ
ツキを設けたものについても同様のことがいえ
る。 本発明は、従来、半導体素子を加熱圧接する際
に用いていた半田箔の代わりに、ダイボンデイン
グ部に予め半田メツキしたリードフレームを用い
ることにより、半導体素子の加熱圧接の際の作業
性向上とコスト低減を図るものである。 従つて、かかる半田メツキの下地であるNi又
はNi合金メツキ或はCo又はCo合金メツキについ
てはこれをリードフレーム全体にメツキしても良
いし、半田メツキと同様に部分的にメツキしても
良い。 また、かかる下地メツキは、ワイヤボンデイン
グ性を向上させるために例えばNiメツキとNi合
金メツキの２層メツキにすることが考えられる。 以上の説明から明らかなように、本発明の半導
体用リードフレームは、高価なAu、Agメツキを
排し、下地としてのNi又はNi合金或はCo又はCo
合金層を介して予め半導体素子接合用の半田メツ
キ層を設けたことにより、半導体装置の組立作業
性とくに半導体素子の接続作業性、半導体素子の
接合性及び半導体装置の価格低減に著しい効果を
発揮すると共に、その結果として信頼性の高い半
導体装置を容易に得ることができる効果がある。
その工業的価値は極めて大きいものがある。
Ｐ合金メツキの代わりに、例えばCo−Ｐ合金メ
ツキを設けたものについても同様のことがいえ
る。 本発明は、従来、半導体素子を加熱圧接する際
に用いていた半田箔の代わりに、ダイボンデイン
グ部に予め半田メツキしたリードフレームを用い
ることにより、半導体素子の加熱圧接の際の作業
性向上とコスト低減を図るものである。 従つて、かかる半田メツキの下地であるNi又
はNi合金メツキ或はCo又はCo合金メツキについ
てはこれをリードフレーム全体にメツキしても良
いし、半田メツキと同様に部分的にメツキしても
良い。 また、かかる下地メツキは、ワイヤボンデイン
グ性を向上させるために例えばNiメツキとNi合
金メツキの２層メツキにすることが考えられる。 以上の説明から明らかなように、本発明の半導
体用リードフレームは、高価なAu、Agメツキを
排し、下地としてのNi又はNi合金或はCo又はCo
合金層を介して予め半導体素子接合用の半田メツ
キ層を設けたことにより、半導体装置の組立作業
性とくに半導体素子の接続作業性、半導体素子の
接合性及び半導体装置の価格低減に著しい効果を
発揮すると共に、その結果として信頼性の高い半
導体装置を容易に得ることができる効果がある。
その工業的価値は極めて大きいものがある。
第１図は一般に使用されている半導体リードフ
レームの基体の正面図、第２図は本発明の一実施
例に係る半導体リードフレームの正面図、第３図
は上記実施例に係る半導体リードフレームを用い
て組立てられた半導体装置の断面図、第４図は従
来例に係る半導体装置の断面図である。 １：基体、２：ボンデイングタブ部、３：リー
ド端子部、４：Ni−Ｐ合金メツキ層、５：半田
メツキ層、６：半導体素子、７：ボンデインイグ
ワイヤ。
レームの基体の正面図、第２図は本発明の一実施
例に係る半導体リードフレームの正面図、第３図
は上記実施例に係る半導体リードフレームを用い
て組立てられた半導体装置の断面図、第４図は従
来例に係る半導体装置の断面図である。 １：基体、２：ボンデイングタブ部、３：リー
ド端子部、４：Ni−Ｐ合金メツキ層、５：半田
メツキ層、６：半導体素子、７：ボンデインイグ
ワイヤ。
Claims (1)
- １ 基板上に、ニツケル又はニツケル合金層或は
コバルト又はコバルト合金層を介して、その半導
体素子接合部に予め半導体素子接合用の半田メツ
キ層を設けてなり、前記半田メツキ層は鉛80〜98
重量％の組成の半田メツキ層からなることを特徴
とする半導体用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030997A JPS57145352A (en) | 1981-03-04 | 1981-03-04 | Lead frame for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030997A JPS57145352A (en) | 1981-03-04 | 1981-03-04 | Lead frame for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57145352A JPS57145352A (en) | 1982-09-08 |
| JPS6244817B2 true JPS6244817B2 (ja) | 1987-09-22 |
Family
ID=12319226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56030997A Granted JPS57145352A (en) | 1981-03-04 | 1981-03-04 | Lead frame for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57145352A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192057A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| JPS5914658A (ja) * | 1982-07-16 | 1984-01-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS59149042A (ja) * | 1983-02-15 | 1984-08-25 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JP2008124097A (ja) * | 2006-11-09 | 2008-05-29 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及びその作製方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373969A (en) * | 1976-12-14 | 1978-06-30 | Toshiba Corp | Lead frame for semicinductor |
-
1981
- 1981-03-04 JP JP56030997A patent/JPS57145352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57145352A (en) | 1982-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498121A (en) | Copper alloys for suppressing growth of Cu-Al intermetallic compounds | |
| US5803344A (en) | Dual-solder process for enhancing reliability of thick-film hybrid circuits | |
| US4732733A (en) | Copper-base alloys for leadframes | |
| JPS62197292A (ja) | Ｓｉ半導体素子をＣｕ基合金製リードフレームに少ない残留熱歪ではんだ付けする方法 | |
| JPS6244817B2 (ja) | ||
| US4604642A (en) | Fe-Ni-Cu leadframe | |
| JPS5936426B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| JP2797846B2 (ja) | 樹脂封止型半導体装置のＣｕ合金製リードフレーム材 | |
| JPS6312385B2 (ja) | ||
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPS6335359B2 (ja) | ||
| JPS6258548B2 (ja) | ||
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPS62141747A (ja) | 半導体リ−ドフレ−ム | |
| JPS60149154A (ja) | 半導体装置の製造方法 | |
| JPS638136Y2 (ja) | ||
| JPS581058A (ja) | 半導体装置用リ−ド線 | |
| JPS60117761A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP3454667B2 (ja) | Ｌｏｃ型リ−ドフレ−ム | |
| JP2001313361A (ja) | 半導体集積回路用リードフレーム | |
| JP3540249B2 (ja) | 半導体デバイスパッケージの外部リードを外部電極に接続する方法 | |
| JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
| JP2001326312A (ja) | 半導体集積回路用リードフレーム | |
| JPS6123656B2 (ja) | ||
| KR100269238B1 (ko) | 류테늄도금리드프레임 |