JPS6258548B2 - - Google Patents
Info
- Publication number
- JPS6258548B2 JPS6258548B2 JP56054089A JP5408981A JPS6258548B2 JP S6258548 B2 JPS6258548 B2 JP S6258548B2 JP 56054089 A JP56054089 A JP 56054089A JP 5408981 A JP5408981 A JP 5408981A JP S6258548 B2 JPS6258548 B2 JP S6258548B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- alloy
- semiconductor
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
本発明はIC等半導体装置を組立てるときにそ
の構成材料として用いられる半導体用リードフレ
ームに関する。 一般に、半導体用リードフレームの基体材料
（ベース材料）としては、鉄−ニツケル合金、銅
合金又はそれらの単体金属からなる材料が主に用
いられている。 そして、これらの材料には、プレスによる打抜
き後半導体装置を組立てるときに所望のボンデイ
ング機能を持たせるために、金メツキ或いは銀メ
ツキを表面に施すことが行われている。 金や銀は普通の金属よりも耐食性に優れ、それ
だけボンデイング性にも優れているが、高価であ
ることから、ダイボンド部（素子配置部）、ワイ
ヤボンド部（リード端子部）のみ部分的にメツキ
を行い、リードフレームのコストを低くすること
が一般に行われている。さらに、コストを下げる
ためにメツキ厚を薄くする等の検討も行われてい
るが、基体材料の表地から影響を受けずに所定の
ボンデイング性を確保するためには、金及び銀メ
ツキの厚を３μ以下にすることは難しい。 このため、コストを下げるには、金や銀を使用
しているのでは限界がある。 そういうことから、その対策として、金や銀の
代わりにリンを含有するニツケル合金メツキを用
いる例がある。しかし、Ｐ−Ni合金メツキのみ
では本来のボンデイング性は良いが、表地の影響
を受けることによつてＡ合金ワイヤとのボンデ
イング性に欠けるという難点があり、このため下
地として光沢Niメツキを施している。 ところが、光沢Niメツキは金属として非常に
硬いという性質を有し、このため、半導体装置を
組み立てたあと外部リード（脚部）の曲げ加工が
一般に行われるが、このとき外部リードが折れる
等損傷することがあり、光沢Niメツキは下地メ
ツキとしての機能的安定性に欠けるという欠点が
ある。 本発明の目的は、前記した従来技術の欠点を解
消し、金、銀を排した安価な構造のリードフレー
ムにあつて所定のボンデイング性を得ることがで
きると共に外部リードの曲げ加工性等の作業性を
向上させることができるきわめて実用的な構造の
半導体用リードフレームを提供することにある。 即ち、本発明の要旨とするところは、基体の少
なくとも半導体素子配置部及びワイヤボンデイン
グを行うリード端子部の夫々最表面に、光沢銅メ
ツキ層を下地としてリンを含有するニツケル又は
コバルト合金メツキ層を設けて構成されたことを
特徴とする半導体用リードフレームにある。 本発明においては、光沢銅メツキ層は飽くまで
もボンデイングのために最表面に設けられるリン
を含有するニツケル又はコバルト合金メツキ層の
下地として設けられるものである。これはワイヤ
ボンデイングを例えばＡ合金線で行う場合につ
いてみると、Ｐ含有合金メツキ面におけるワイヤ
ボンデイング性は下地である光沢銅メツキ面の平
滑性に関係するからである。 又、光沢銅メツキ面の平滑性は、基体材料の表
地の平滑性に関係してくる。 即ち、光沢銅メツキ面に所望の平滑性をもたせ
るには、光沢銅メツキ層の厚さは、基体材料が平
滑性に優れた材料の場合は薄く、平滑性の低い材
料の場合は厚くする必要がある。 半導体素子のろう接の作業性を考えて、本発明
においては、Ｐ−Ni合金メツキ層の上にさらに
半田メツキ層を設けることが考えられる。 この場合、半田メツキ層は二層として、表面に
錫又は錫に富んだ合金層を設け、その下に鉛又は
鉛に富んだ合金層を設けることにより、全体とし
て鉛80〜98重量％の組成の半田層とすることが望
ましい。 鉛80〜98重量％の組成の半田は、半導体素子と
の熱膨張の整合性の点で有利であるが、変色し易
いという問題点がある。しかし、表面に錫がある
とそのような変色を防止することができる。 又、鉛80〜98重量％の組成の半田は、熱膨張係
数が半導体素子のそれと近く、ヒートサイクル等
によつて、半導体素子の割れが発生しにくいとい
える。鉛80〜98重量％という半田の組成範囲につ
いては、鉛が98重量％を越えると半導体素子との
ぬれ性が低下し、一方鉛80重量％未満では熱膨張
係数が大きくなつて、ヒートサイクル等で半導体
素子の割れが発生するということから、定められ
たものである。 次に添付図面により本発明半導体用リードフレ
ームの実施例について説明する。 実施例 １ 第１図はリン青銅からなる基体１を打抜いて図
示の如きパターン形状に成形したリードフレーム
の正面図を示す。この図において、２は半導体素
子配置部（ダイボンド部）、３はリード端子部
（ワイヤボンド部）である。 第２図は本発明の実施例に係るリードフレーム
の断面を示し、上記リードフレームの一面に光沢
銅メツキ層４を４μ、さらにＰ−Ni合金メツキ
層５を２μ設けてなる。 即ち、このものは上記リードフレームを脱脂処
理、酸洗処理後、硫酸銅浴で光沢銅メツキを４μ
を行い、さらにその上に電気Ｐ−Niメツキ浴で
Ｐ−Ni合金メツキを２μ行つて構成したもので
ある。 尚、このリードフレームにおいて、第３図のよ
うに、Ｐ−Ni合金メツキ層５上にさらに半田メ
ツキ層６を設けることができる。 このようにすれば、半導体素子の接着を有利に
行うことができる。 第４図は、半田箔７を用いて上記リードフレー
ムの所定位置に半導体素子８を加熱圧接後、半導
体素子８とリード端子部３とをＡ合金ワイヤ９
にてワイヤボンデイングして作成した半導体装置
の断面を示す。 比較のため、従来例として、リン青銅を基体と
するリードフレーム上に、直接Ｐ−Ni合金メツ
キを２μ設けたもの、光沢Niメツキを４μ設け
た後、Ｐ−Ni合金メツキを２μ設けたもの、又
Auメツキを４μ部分メツキしたものを、夫々上
記実施例と同様の方法で半導体装置に作成した。
これら実施例及び従来例について、次の試験を行
い評価した。この結果は、表１に示す通りであ
る。 (1) ワイヤボンデイング性 Ａ合金ワイヤをボンデイング後、引張試験に
より、Ａ合金ワイヤが破断するものを良好〇、
Ａ合金ワイヤがメツキ面で剥離するものを不良
×とした。 (2) ワイヤ腐食性 高温高湿環境下で放置し、メツキ面でＡ合金
ワイヤに接触腐食が発生するか否かで判定した。 〇：腐食なし、×：腐食有り。 (3) 脚折れ性 半導体装置の脚部（外部リード）において90゜
曲げを繰り返し、脚部の破断するまでの回数で判
定した。 〇：70回以上、×：６回以下。 実施例 ２ リン青銅を基体とするリードフレーム上に、実
施例１と同様光沢銅メツキを４μ、Ｐ−Niメツ
キを２μメツキした。さらに、第３図のように半
導体素子配置部に半田メツキを10μ部分メツキし
て、ろう材である半田箔の代わりとした。 半田メツキは組成と構造を変えて検討した。実
施例１と同様に、半導体装置として作成後、次の
試験を行い評価した。この結果は表２に示す通り
である。 (1) ぬれ性 半導体素子を剥離して、ろう材とのぬれ面積に
より評価した。〇：70％以上、△：70〜50％、
×：50％未満。 (2) ヒートサイクル −50℃←→150℃を１サイクルとして、これを200
回行つた後、半導体素子の割れ発生有無により評
価した。〇：割れなし、×：割れ発生。
の構成材料として用いられる半導体用リードフレ
ームに関する。 一般に、半導体用リードフレームの基体材料
（ベース材料）としては、鉄−ニツケル合金、銅
合金又はそれらの単体金属からなる材料が主に用
いられている。 そして、これらの材料には、プレスによる打抜
き後半導体装置を組立てるときに所望のボンデイ
ング機能を持たせるために、金メツキ或いは銀メ
ツキを表面に施すことが行われている。 金や銀は普通の金属よりも耐食性に優れ、それ
だけボンデイング性にも優れているが、高価であ
ることから、ダイボンド部（素子配置部）、ワイ
ヤボンド部（リード端子部）のみ部分的にメツキ
を行い、リードフレームのコストを低くすること
が一般に行われている。さらに、コストを下げる
ためにメツキ厚を薄くする等の検討も行われてい
るが、基体材料の表地から影響を受けずに所定の
ボンデイング性を確保するためには、金及び銀メ
ツキの厚を３μ以下にすることは難しい。 このため、コストを下げるには、金や銀を使用
しているのでは限界がある。 そういうことから、その対策として、金や銀の
代わりにリンを含有するニツケル合金メツキを用
いる例がある。しかし、Ｐ−Ni合金メツキのみ
では本来のボンデイング性は良いが、表地の影響
を受けることによつてＡ合金ワイヤとのボンデ
イング性に欠けるという難点があり、このため下
地として光沢Niメツキを施している。 ところが、光沢Niメツキは金属として非常に
硬いという性質を有し、このため、半導体装置を
組み立てたあと外部リード（脚部）の曲げ加工が
一般に行われるが、このとき外部リードが折れる
等損傷することがあり、光沢Niメツキは下地メ
ツキとしての機能的安定性に欠けるという欠点が
ある。 本発明の目的は、前記した従来技術の欠点を解
消し、金、銀を排した安価な構造のリードフレー
ムにあつて所定のボンデイング性を得ることがで
きると共に外部リードの曲げ加工性等の作業性を
向上させることができるきわめて実用的な構造の
半導体用リードフレームを提供することにある。 即ち、本発明の要旨とするところは、基体の少
なくとも半導体素子配置部及びワイヤボンデイン
グを行うリード端子部の夫々最表面に、光沢銅メ
ツキ層を下地としてリンを含有するニツケル又は
コバルト合金メツキ層を設けて構成されたことを
特徴とする半導体用リードフレームにある。 本発明においては、光沢銅メツキ層は飽くまで
もボンデイングのために最表面に設けられるリン
を含有するニツケル又はコバルト合金メツキ層の
下地として設けられるものである。これはワイヤ
ボンデイングを例えばＡ合金線で行う場合につ
いてみると、Ｐ含有合金メツキ面におけるワイヤ
ボンデイング性は下地である光沢銅メツキ面の平
滑性に関係するからである。 又、光沢銅メツキ面の平滑性は、基体材料の表
地の平滑性に関係してくる。 即ち、光沢銅メツキ面に所望の平滑性をもたせ
るには、光沢銅メツキ層の厚さは、基体材料が平
滑性に優れた材料の場合は薄く、平滑性の低い材
料の場合は厚くする必要がある。 半導体素子のろう接の作業性を考えて、本発明
においては、Ｐ−Ni合金メツキ層の上にさらに
半田メツキ層を設けることが考えられる。 この場合、半田メツキ層は二層として、表面に
錫又は錫に富んだ合金層を設け、その下に鉛又は
鉛に富んだ合金層を設けることにより、全体とし
て鉛80〜98重量％の組成の半田層とすることが望
ましい。 鉛80〜98重量％の組成の半田は、半導体素子と
の熱膨張の整合性の点で有利であるが、変色し易
いという問題点がある。しかし、表面に錫がある
とそのような変色を防止することができる。 又、鉛80〜98重量％の組成の半田は、熱膨張係
数が半導体素子のそれと近く、ヒートサイクル等
によつて、半導体素子の割れが発生しにくいとい
える。鉛80〜98重量％という半田の組成範囲につ
いては、鉛が98重量％を越えると半導体素子との
ぬれ性が低下し、一方鉛80重量％未満では熱膨張
係数が大きくなつて、ヒートサイクル等で半導体
素子の割れが発生するということから、定められ
たものである。 次に添付図面により本発明半導体用リードフレ
ームの実施例について説明する。 実施例 １ 第１図はリン青銅からなる基体１を打抜いて図
示の如きパターン形状に成形したリードフレーム
の正面図を示す。この図において、２は半導体素
子配置部（ダイボンド部）、３はリード端子部
（ワイヤボンド部）である。 第２図は本発明の実施例に係るリードフレーム
の断面を示し、上記リードフレームの一面に光沢
銅メツキ層４を４μ、さらにＰ−Ni合金メツキ
層５を２μ設けてなる。 即ち、このものは上記リードフレームを脱脂処
理、酸洗処理後、硫酸銅浴で光沢銅メツキを４μ
を行い、さらにその上に電気Ｐ−Niメツキ浴で
Ｐ−Ni合金メツキを２μ行つて構成したもので
ある。 尚、このリードフレームにおいて、第３図のよ
うに、Ｐ−Ni合金メツキ層５上にさらに半田メ
ツキ層６を設けることができる。 このようにすれば、半導体素子の接着を有利に
行うことができる。 第４図は、半田箔７を用いて上記リードフレー
ムの所定位置に半導体素子８を加熱圧接後、半導
体素子８とリード端子部３とをＡ合金ワイヤ９
にてワイヤボンデイングして作成した半導体装置
の断面を示す。 比較のため、従来例として、リン青銅を基体と
するリードフレーム上に、直接Ｐ−Ni合金メツ
キを２μ設けたもの、光沢Niメツキを４μ設け
た後、Ｐ−Ni合金メツキを２μ設けたもの、又
Auメツキを４μ部分メツキしたものを、夫々上
記実施例と同様の方法で半導体装置に作成した。
これら実施例及び従来例について、次の試験を行
い評価した。この結果は、表１に示す通りであ
る。 (1) ワイヤボンデイング性 Ａ合金ワイヤをボンデイング後、引張試験に
より、Ａ合金ワイヤが破断するものを良好〇、
Ａ合金ワイヤがメツキ面で剥離するものを不良
×とした。 (2) ワイヤ腐食性 高温高湿環境下で放置し、メツキ面でＡ合金
ワイヤに接触腐食が発生するか否かで判定した。 〇：腐食なし、×：腐食有り。 (3) 脚折れ性 半導体装置の脚部（外部リード）において90゜
曲げを繰り返し、脚部の破断するまでの回数で判
定した。 〇：70回以上、×：６回以下。 実施例 ２ リン青銅を基体とするリードフレーム上に、実
施例１と同様光沢銅メツキを４μ、Ｐ−Niメツ
キを２μメツキした。さらに、第３図のように半
導体素子配置部に半田メツキを10μ部分メツキし
て、ろう材である半田箔の代わりとした。 半田メツキは組成と構造を変えて検討した。実
施例１と同様に、半導体装置として作成後、次の
試験を行い評価した。この結果は表２に示す通り
である。 (1) ぬれ性 半導体素子を剥離して、ろう材とのぬれ面積に
より評価した。〇：70％以上、△：70〜50％、
×：50％未満。 (2) ヒートサイクル −50℃←→150℃を１サイクルとして、これを200
回行つた後、半導体素子の割れ発生有無により評
価した。〇：割れなし、×：割れ発生。
【表】
【表】
尚、本発明においては、Ｐ−Ni合金メツキの
下地として光沢銅メツキを行うのは、本来Ｐ−
Ni合金メツキ面の平滑性を調整し、それにより
Ａ合金ワイヤをワイヤボンデイングする際にお
けるワイヤボンデイング性を確保したいがためで
ある。このワイヤボンデイング性を確保した上
で、外部リードに対する曲げ加工性に悪影響を与
えないものということで光沢銅メツキが選ばれた
のである。従つて、そういう意味から、光沢銅メ
ツキ及びＰ−Ni合金はいずれもボンデイング性
を必要とする機能性にのみ部分メツキすることも
可能である。 以上説明から明らかなように、本発明の半導体
用リードフレームによれば、リンを含有するニツ
ケル又はコバルト合金メツキ層の下地として光沢
銅メツキ層を設けることにより、金、銀を排した
安価な構造のリードフレームにあつて所望のボン
デイング性を得ることができると共に、Niメツ
キがないために外部リード（脚部）の曲げ加工性
等の作業性を向上させることができるという効果
を有する。従つて、本リードフレームの使用によ
り、組立て時における信頼性を著しく向上させる
ことができ、又、半導体装置そのものの価格を低
下させることも可能である。
下地として光沢銅メツキを行うのは、本来Ｐ−
Ni合金メツキ面の平滑性を調整し、それにより
Ａ合金ワイヤをワイヤボンデイングする際にお
けるワイヤボンデイング性を確保したいがためで
ある。このワイヤボンデイング性を確保した上
で、外部リードに対する曲げ加工性に悪影響を与
えないものということで光沢銅メツキが選ばれた
のである。従つて、そういう意味から、光沢銅メ
ツキ及びＰ−Ni合金はいずれもボンデイング性
を必要とする機能性にのみ部分メツキすることも
可能である。 以上説明から明らかなように、本発明の半導体
用リードフレームによれば、リンを含有するニツ
ケル又はコバルト合金メツキ層の下地として光沢
銅メツキ層を設けることにより、金、銀を排した
安価な構造のリードフレームにあつて所望のボン
デイング性を得ることができると共に、Niメツ
キがないために外部リード（脚部）の曲げ加工性
等の作業性を向上させることができるという効果
を有する。従つて、本リードフレームの使用によ
り、組立て時における信頼性を著しく向上させる
ことができ、又、半導体装置そのものの価格を低
下させることも可能である。
第１図は一般に用いられているプレスによる打
抜き後の半導体用リードフレームの平面図、第２
図は本発明の一実施例に係る半導体用リードフレ
ームの断面図、第３図は本発明の他の実施例に係
る半導体用リードフレームの断面図、第４図は半
導体の断面図である。 １……基体、２……半導体素子配置部、３……
リード端子部、４……光沢銅メツキ層、５……Ｐ
−Ni合金メツキ層、６……半田メツキ層、７…
…半田箔、８……半導体素子、９……Ａ合金ワ
イヤ。
抜き後の半導体用リードフレームの平面図、第２
図は本発明の一実施例に係る半導体用リードフレ
ームの断面図、第３図は本発明の他の実施例に係
る半導体用リードフレームの断面図、第４図は半
導体の断面図である。 １……基体、２……半導体素子配置部、３……
リード端子部、４……光沢銅メツキ層、５……Ｐ
−Ni合金メツキ層、６……半田メツキ層、７…
…半田箔、８……半導体素子、９……Ａ合金ワ
イヤ。
Claims (1)
- １ 基体の少なくとも半導体素子配置部及びワイ
ヤボンデイングを行うリード端子部の夫々最表面
に、光沢銅メツキ層を下地としてリンを含有する
ニツケル又はコバルト合金メツキ層を設けて構成
されたことを特徴とする半導体用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56054089A JPS57169265A (en) | 1981-04-10 | 1981-04-10 | Lead frame for semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56054089A JPS57169265A (en) | 1981-04-10 | 1981-04-10 | Lead frame for semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57169265A JPS57169265A (en) | 1982-10-18 |
| JPS6258548B2 true JPS6258548B2 (ja) | 1987-12-07 |
Family
ID=12960887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56054089A Granted JPS57169265A (en) | 1981-04-10 | 1981-04-10 | Lead frame for semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57169265A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835984A (ja) * | 1981-08-28 | 1983-03-02 | Hitachi Ltd | ツエナ−ダイオ−ド |
| US6140703A (en) * | 1996-08-05 | 2000-10-31 | Motorola, Inc. | Semiconductor metallization structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792854A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Plastic molded type semiconductor device |
-
1981
- 1981-04-10 JP JP56054089A patent/JPS57169265A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57169265A (en) | 1982-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521432A (en) | Semiconductor device having improved leads comprising palladium plated nickel | |
| CN100380650C (zh) | 半导体集成电路器件及其制造方法 | |
| US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US5486721A (en) | Lead frame for integrated circuits | |
| CN101410964A (zh) | 用于半导体qfn/son器件的铝引线框架 | |
| KR20120112080A (ko) | 리드 프레임 및 반도체 장치 | |
| JP2006303492A (ja) | 半導体パッケージ用のリードフレーム | |
| JP2925815B2 (ja) | 半導体チップ実装用リードフレームとその製造方法 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| JPS6258548B2 (ja) | ||
| US8283759B2 (en) | Lead frame having outer leads coated with a four layer plating | |
| US6232651B1 (en) | Lead frame for semiconductor device | |
| JPS6244817B2 (ja) | ||
| KR100673951B1 (ko) | 반도체 팩키지용 리드 프레임 | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPS6312385B2 (ja) | ||
| KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 | |
| KR100203334B1 (ko) | 다층도금 리드프레임 | |
| JPS6244816B2 (ja) | ||
| KR100254268B1 (ko) | 다층 구조의 도금층을 갖는 반도체용 리드프레임 | |
| JPH05211261A (ja) | 半導体装置 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| KR100234164B1 (ko) | 리드 프레임 | |
| KR100548011B1 (ko) | 반도체 리드 프레임 |