JPS6312385B2 - - Google Patents
Info
- Publication number
- JPS6312385B2 JPS6312385B2 JP56048909A JP4890981A JPS6312385B2 JP S6312385 B2 JPS6312385 B2 JP S6312385B2 JP 56048909 A JP56048909 A JP 56048909A JP 4890981 A JP4890981 A JP 4890981A JP S6312385 B2 JPS6312385 B2 JP S6312385B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- plating layer
- lead frame
- solder plating
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明はIC等半導体装置の組立てに用いられ
る半導体用リードフレームに関するものである。 従来、この種半導体用リードフレームの基体材
料としては、コバール、42アロイ（Fe―42％Ni
合金）、ステンレスなどの熱膨張係数の小さい鉄
合金、または、放熱特性向上および原価節減等の
点から、リン青銅などの銅系合金が使用されてい
る。 これらのリードフレームは、接続機能向上のた
め、半導体素子を接合するタブ部分や半導体素子
の電極部分との間でワイヤボンデイングを行うリ
ード部分に、AuメツキまたはAgメツキを施して
おり、従つてこのようなリードフレームは、Au
又はAgを使用することからコストの高いもので
あつた。 一方、このように貴金属の部分メツキしたリー
ドフレームのタブ部に半導体素子をダイボンドす
る際は、かかる貴金属メツキ面上にPb―Sn、Pb
―Ag―Sn、Ag―Sn等のリボン状の箔の切断片
を載置し、この箔を介して半導体素子を加熱圧接
していた。 すなわち、半導体素子の接合に用いられる箔は
リボン状のものから適当な大きさに切断されたも
のであり、これらが夫々リードフレーム上に載置
されるので、半導体装置の組立作業が非常に繁雑
であると共に作業性が低く、これがコスト高の一
方の要因となつていた。 本発明の目的は、前記した従来技術の欠点を解
消し、作業性の向上をはかり、安価でかつ信頼性
の高い半導体装置を構成し得る半導体用リードフ
レームを提供することにある。 すなわち、本発明の要旨は、基板上に、Ni又
はNi合金層或はCo又はCo合金層を介して、その
半導体素子接合部に予め半導体素子接合用の半田
メツキ層を設けてなる半導体用リードフレームに
おいて、前記半田メツキ層は二層からなると共
に、そのうち半導体素子接合面を形成する側の半
田メツキ層はその組成が純Sn又はSn50重量％以
上の組成からなり、かつ二層からなる半田メツキ
層全体の組成がPb80〜98重量％の組成からなる
ことを特徴とする半導体用リードフレームにあ
る。 本発明の半田メツキ層は半導体素子接合用の半
田メツキ層であるので、半導体素子を加熱圧接す
る場合において、ぬれ性が良好でかつリードフレ
ームの熱膨張により、半導体素子の割れを引き起
こさないことが必要である。従つて、半田メツキ
層全体の組成としてはPb量が80〜98重量％の組
成であることが望ましい。 すなわち、一般の半田はむしろSn量が60重量
％でSn量が多いが、このようにSn量が多い半田
は合金の性質としては硬く脆くなる傾向がある。
半導体素子接合用の半田メツキ層は半導体素子と
フレームとの間に介在されるために、その一方に
おいて前記両材料の熱膨張のズレに対する緩衝材
としての役割りをする。そういう意味で、本発明
の半田メツキ層は全体の組成としてはPb量が多
く、柔かく粘りのある材料からなることが望まし
い。 一方、Pb量が多い半田メツキ層そのものは、
Pb量が多いために変色を起こし易く、ぬれ性を
低下させる要因となつている。 そこで、本発明は、前記半田メツキ層を二層設
け、さらに前記半田メツキ層はその中の半導体素
子接合面を形成する側の半田メツキ層を純Sn又
はSn50重量％以上の組成の半田メツキ層とする
ことにより耐変色性、ぬれ性を向上させると共
に、半田メツキ層全体の組成をPb80〜98重量％
の組成として全体として熱変形に対応できるよう
にしたものである。 その結果、本発明においては半導体素子の接合
作業が容易となることはもちろん、リードフレー
ムの耐変色性を著しく向上させ、経日劣化等によ
るぬれ性の低下を防止できたものである。 次に添付図面により本発明半導体用リードフレ
ームの実施例を説明する。 実施例 １ 第１図は本実施例に係る半導体用リードフレー
ムの正面図を示し、第３図は前記リードフレーム
を用いて構成された半導体装置の断面図を示すも
のである。 これら第１図及び第３図において、１は打抜成
形された42アロイ（Fe―42％Ni合金）からなる
基体、２はその中で半導体素子を接合する部分で
あるダイボンデイングタブ部、３はその中でワイ
ヤボンデイングされるリード部、４は基体１の片
面全体に設けられた4μの電気Ni―Ｐ合金メツキ
層、５は前記メツキ層５を介してダイボンデイン
グタブ部２上に設けられた10μの純Pbメツキ層、
６は0.8μの純Snメツキ層、７は半導体素子、８は
半導体素子７の電極部分と上記リード部３とを接
合配線するボンデイングワイヤを示す。 第３図では、このようにな二層半田メツキ層を
設けたリードフレームのダイボンデイングタブ部
２に半導体素子７を設置後、これを加熱圧接し、
半導体７とリード部３のNi―Ｐ合金メツキ層４
との間をボンデイングワイヤ８で接続して半導体
装置を構成したところである。 比較のため、従来例として、第２図及び第４図
において、42アロイからなる基体１のダイボンデ
イングタブ部及びリード部にAuメツキ９を4μ行
い、リードフレームを作成した。このリードフレ
ームを用いて、Auメツキされたダイボンデイン
グタブ部上に50μ厚の半田箔１０を介在させて、
半導体素子７を設置後、これを加熱圧接して第４
図のような半導体装置を構成した。 これら実施例及び従来例について、半導体装置
を作成後熱衝撃（150℃←→50℃を１サイクルとす
る）を行い、この熱衝撃200サイクル後の半導体
素子の割れ状況について調べた。 その結果を第１表に示す。 実施例 ２ 実施例１と同様の方法で電気Ni―Ｐ合金メツ
キ後、ダイボンデイングタブ部に半田メツキを
10μ施した。この半田メツキは半導体素子との接
合面を形成する表層をSn含有量について５〜100
重量％に種々変えて行ない、それぞれリードフレ
ームを作成した。ただし、その場合の半田の組成
は全体でPn含有量が95重量％と一定にした。 その後、40℃、70％RH、２日の劣化を行い、
半導体素子とのぬれ性を調べた。その結果を第２
表に示す。なお、ぬれ性は半導体素子面とのぬれ
面積で評価した。 第１表及び第２表に示した評価は次の通りであ
る。 熱衝撃性 〇：良好、割れなし ×：不良、割れ発生 ぬれ性 〇：良好 ×：不良
る半導体用リードフレームに関するものである。 従来、この種半導体用リードフレームの基体材
料としては、コバール、42アロイ（Fe―42％Ni
合金）、ステンレスなどの熱膨張係数の小さい鉄
合金、または、放熱特性向上および原価節減等の
点から、リン青銅などの銅系合金が使用されてい
る。 これらのリードフレームは、接続機能向上のた
め、半導体素子を接合するタブ部分や半導体素子
の電極部分との間でワイヤボンデイングを行うリ
ード部分に、AuメツキまたはAgメツキを施して
おり、従つてこのようなリードフレームは、Au
又はAgを使用することからコストの高いもので
あつた。 一方、このように貴金属の部分メツキしたリー
ドフレームのタブ部に半導体素子をダイボンドす
る際は、かかる貴金属メツキ面上にPb―Sn、Pb
―Ag―Sn、Ag―Sn等のリボン状の箔の切断片
を載置し、この箔を介して半導体素子を加熱圧接
していた。 すなわち、半導体素子の接合に用いられる箔は
リボン状のものから適当な大きさに切断されたも
のであり、これらが夫々リードフレーム上に載置
されるので、半導体装置の組立作業が非常に繁雑
であると共に作業性が低く、これがコスト高の一
方の要因となつていた。 本発明の目的は、前記した従来技術の欠点を解
消し、作業性の向上をはかり、安価でかつ信頼性
の高い半導体装置を構成し得る半導体用リードフ
レームを提供することにある。 すなわち、本発明の要旨は、基板上に、Ni又
はNi合金層或はCo又はCo合金層を介して、その
半導体素子接合部に予め半導体素子接合用の半田
メツキ層を設けてなる半導体用リードフレームに
おいて、前記半田メツキ層は二層からなると共
に、そのうち半導体素子接合面を形成する側の半
田メツキ層はその組成が純Sn又はSn50重量％以
上の組成からなり、かつ二層からなる半田メツキ
層全体の組成がPb80〜98重量％の組成からなる
ことを特徴とする半導体用リードフレームにあ
る。 本発明の半田メツキ層は半導体素子接合用の半
田メツキ層であるので、半導体素子を加熱圧接す
る場合において、ぬれ性が良好でかつリードフレ
ームの熱膨張により、半導体素子の割れを引き起
こさないことが必要である。従つて、半田メツキ
層全体の組成としてはPb量が80〜98重量％の組
成であることが望ましい。 すなわち、一般の半田はむしろSn量が60重量
％でSn量が多いが、このようにSn量が多い半田
は合金の性質としては硬く脆くなる傾向がある。
半導体素子接合用の半田メツキ層は半導体素子と
フレームとの間に介在されるために、その一方に
おいて前記両材料の熱膨張のズレに対する緩衝材
としての役割りをする。そういう意味で、本発明
の半田メツキ層は全体の組成としてはPb量が多
く、柔かく粘りのある材料からなることが望まし
い。 一方、Pb量が多い半田メツキ層そのものは、
Pb量が多いために変色を起こし易く、ぬれ性を
低下させる要因となつている。 そこで、本発明は、前記半田メツキ層を二層設
け、さらに前記半田メツキ層はその中の半導体素
子接合面を形成する側の半田メツキ層を純Sn又
はSn50重量％以上の組成の半田メツキ層とする
ことにより耐変色性、ぬれ性を向上させると共
に、半田メツキ層全体の組成をPb80〜98重量％
の組成として全体として熱変形に対応できるよう
にしたものである。 その結果、本発明においては半導体素子の接合
作業が容易となることはもちろん、リードフレー
ムの耐変色性を著しく向上させ、経日劣化等によ
るぬれ性の低下を防止できたものである。 次に添付図面により本発明半導体用リードフレ
ームの実施例を説明する。 実施例 １ 第１図は本実施例に係る半導体用リードフレー
ムの正面図を示し、第３図は前記リードフレーム
を用いて構成された半導体装置の断面図を示すも
のである。 これら第１図及び第３図において、１は打抜成
形された42アロイ（Fe―42％Ni合金）からなる
基体、２はその中で半導体素子を接合する部分で
あるダイボンデイングタブ部、３はその中でワイ
ヤボンデイングされるリード部、４は基体１の片
面全体に設けられた4μの電気Ni―Ｐ合金メツキ
層、５は前記メツキ層５を介してダイボンデイン
グタブ部２上に設けられた10μの純Pbメツキ層、
６は0.8μの純Snメツキ層、７は半導体素子、８は
半導体素子７の電極部分と上記リード部３とを接
合配線するボンデイングワイヤを示す。 第３図では、このようにな二層半田メツキ層を
設けたリードフレームのダイボンデイングタブ部
２に半導体素子７を設置後、これを加熱圧接し、
半導体７とリード部３のNi―Ｐ合金メツキ層４
との間をボンデイングワイヤ８で接続して半導体
装置を構成したところである。 比較のため、従来例として、第２図及び第４図
において、42アロイからなる基体１のダイボンデ
イングタブ部及びリード部にAuメツキ９を4μ行
い、リードフレームを作成した。このリードフレ
ームを用いて、Auメツキされたダイボンデイン
グタブ部上に50μ厚の半田箔１０を介在させて、
半導体素子７を設置後、これを加熱圧接して第４
図のような半導体装置を構成した。 これら実施例及び従来例について、半導体装置
を作成後熱衝撃（150℃←→50℃を１サイクルとす
る）を行い、この熱衝撃200サイクル後の半導体
素子の割れ状況について調べた。 その結果を第１表に示す。 実施例 ２ 実施例１と同様の方法で電気Ni―Ｐ合金メツ
キ後、ダイボンデイングタブ部に半田メツキを
10μ施した。この半田メツキは半導体素子との接
合面を形成する表層をSn含有量について５〜100
重量％に種々変えて行ない、それぞれリードフレ
ームを作成した。ただし、その場合の半田の組成
は全体でPn含有量が95重量％と一定にした。 その後、40℃、70％RH、２日の劣化を行い、
半導体素子とのぬれ性を調べた。その結果を第２
表に示す。なお、ぬれ性は半導体素子面とのぬれ
面積で評価した。 第１表及び第２表に示した評価は次の通りであ
る。 熱衝撃性 〇：良好、割れなし ×：不良、割れ発生 ぬれ性 〇：良好 ×：不良
【表】
【表】
【表】
本発明は、従来、半導体素子を加熱圧接する際
に用いていた半田箔の代わりに、ダイボンデイン
グタブ部に予め半田メツキしたリードフレームを
用いることにより、加熱圧接の際の作業性向上と
コスト低減を図るものである。 従つて、かかる半田メツキの下地であるNiお
よびNi合金メツキについてはこれをリードフレ
ーム全体にメツキしても良いし、半田メツキと同
様に部分的に設けても良い。 上記説明から明らかなように、本発明の半導体
用リードフレームは、高価なAu、Agメツキを排
し、下地としてのNi又はNi合金或はCo又はCo合
金層を介して予め半導体素子接合用の半田メツキ
層を設けることにより、半導体装置の組立作業
性、半導体素子の接合性及び半導体装置の価格低
減に著しい効果を発揮すると共に、上記半田メツ
キ層を巧みに二層メツキ層することにより、加熱
圧接の際において、半導体素子の割れの問題を引
き起こすことなく、耐変色性、ぬれ性が良好で作
業性を著しく向上させ、その結果信頼性の高い半
導体装置を容易に構成することができる効果があ
る。 以上のように、本発明は半導体装置の組立て作
業性の向上はもとより、安価で信頼性の高い半導
体装置を構成することができる半導体用リードフ
レームを提供するものであり、その工業的価値は
きわめて大きいものがある。
に用いていた半田箔の代わりに、ダイボンデイン
グタブ部に予め半田メツキしたリードフレームを
用いることにより、加熱圧接の際の作業性向上と
コスト低減を図るものである。 従つて、かかる半田メツキの下地であるNiお
よびNi合金メツキについてはこれをリードフレ
ーム全体にメツキしても良いし、半田メツキと同
様に部分的に設けても良い。 上記説明から明らかなように、本発明の半導体
用リードフレームは、高価なAu、Agメツキを排
し、下地としてのNi又はNi合金或はCo又はCo合
金層を介して予め半導体素子接合用の半田メツキ
層を設けることにより、半導体装置の組立作業
性、半導体素子の接合性及び半導体装置の価格低
減に著しい効果を発揮すると共に、上記半田メツ
キ層を巧みに二層メツキ層することにより、加熱
圧接の際において、半導体素子の割れの問題を引
き起こすことなく、耐変色性、ぬれ性が良好で作
業性を著しく向上させ、その結果信頼性の高い半
導体装置を容易に構成することができる効果があ
る。 以上のように、本発明は半導体装置の組立て作
業性の向上はもとより、安価で信頼性の高い半導
体装置を構成することができる半導体用リードフ
レームを提供するものであり、その工業的価値は
きわめて大きいものがある。
第１図は本発明の一実施例に係る半導体リード
フレームの基体の正面図、第２図は従来例に係る
半導体用リードフレームの正面図、第３図は第１
図のリードフレームを用いて構成された半導体装
置の断面図、第４図は第２図のリードフレームを
用いて構成された半導体装置の断面図である。 １：基体、２：ボンデイングタブ部、３：リー
ド部、４：電気Ni―Ｐ合金メツキ層、５：純Pb
メツキ層、６：純Snメツキ層、７：半導体素子、
８：ボンデイングワイヤ。９：Auメツキ。
フレームの基体の正面図、第２図は従来例に係る
半導体用リードフレームの正面図、第３図は第１
図のリードフレームを用いて構成された半導体装
置の断面図、第４図は第２図のリードフレームを
用いて構成された半導体装置の断面図である。 １：基体、２：ボンデイングタブ部、３：リー
ド部、４：電気Ni―Ｐ合金メツキ層、５：純Pb
メツキ層、６：純Snメツキ層、７：半導体素子、
８：ボンデイングワイヤ。９：Auメツキ。
Claims (1)
- １ 基板上に、Ni又はNi合金層或はCo又はCo合
金層を介して、その半導体素子接合部に予め半導
体素子接合用の半田メツキ層を設けてなる半導体
用リードフレームにおいて、前記半田メツキ層は
二層からなると共に、そのうち半導体素子接合面
を形成する側の半田メツキ層はその組成が純Sn
又はSn50重量％以上の組成からなり、かつ二層
からなる半田メツキ層全体の組成がPb80〜98重
量％の組成からなることを特徴とする半導体用リ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048909A JPS57164552A (en) | 1981-04-01 | 1981-04-01 | Lead-frame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048909A JPS57164552A (en) | 1981-04-01 | 1981-04-01 | Lead-frame for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164552A JPS57164552A (en) | 1982-10-09 |
| JPS6312385B2 true JPS6312385B2 (ja) | 1988-03-18 |
Family
ID=12816378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56048909A Granted JPS57164552A (en) | 1981-04-01 | 1981-04-01 | Lead-frame for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164552A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192057A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| JPS603144A (ja) * | 1983-06-21 | 1985-01-09 | Oki Electric Ind Co Ltd | 半導体パツケ−ジのリ−ド処理方法 |
| JPS6113950U (ja) * | 1984-06-29 | 1986-01-27 | 大日本印刷株式会社 | 金属部分被覆を施した半導体リ−ドフレ−ム |
| JPH07240488A (ja) * | 1994-02-28 | 1995-09-12 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373969A (en) * | 1976-12-14 | 1978-06-30 | Toshiba Corp | Lead frame for semicinductor |
-
1981
- 1981-04-01 JP JP56048909A patent/JPS57164552A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164552A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1020029C (zh) | 半导体器件 | |
| US4498121A (en) | Copper alloys for suppressing growth of Cu-Al intermetallic compounds | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JPH0612796B2 (ja) | 半導体装置 | |
| EP1354350B1 (en) | Plastic encapsulated semiconductor devices with improved corrosion resistance | |
| CN1134839C (zh) | 引线框架及涂敷引线框架的方法 | |
| JPH01110741A (ja) | 複合ボンディングワイヤ | |
| JPS6312385B2 (ja) | ||
| JPS5936426B2 (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS6244817B2 (ja) | ||
| JPS6232622B2 (ja) | ||
| US6232651B1 (en) | Lead frame for semiconductor device | |
| JP3184449B2 (ja) | 半導体素子用ダイボンド材 | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| US3353073A (en) | Magnesium-aluminum alloy contacts for semiconductor devices | |
| JPH10313087A (ja) | 電子部品用リード材 | |
| JPS6335359B2 (ja) | ||
| JPS59139661A (ja) | 半導体装置 | |
| JP2721259B2 (ja) | ワイヤボンディング方法及びそれに使用する銅系リードフレーム | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPS638136Y2 (ja) | ||
| JPS6258548B2 (ja) | ||
| JP3454667B2 (ja) | Ｌｏｃ型リ−ドフレ−ム | |
| JPH01117052A (ja) | Ｉｃリードフレーム | |
| JPH06260577A (ja) | 配線電極の被膜構造 |