JPS6245154A - セラミツクパツケ−ジ - Google Patents

セラミツクパツケ−ジ

Info

Publication number
JPS6245154A
JPS6245154A JP60184306A JP18430685A JPS6245154A JP S6245154 A JPS6245154 A JP S6245154A JP 60184306 A JP60184306 A JP 60184306A JP 18430685 A JP18430685 A JP 18430685A JP S6245154 A JPS6245154 A JP S6245154A
Authority
JP
Japan
Prior art keywords
package
ceramic
glass
cap
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60184306A
Other languages
English (en)
Inventor
Kazuyoshi Saito
和敬 斎藤
Nobuo Iwase
岩瀬　暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60184306A priority Critical patent/JPS6245154A/ja
Publication of JPS6245154A publication Critical patent/JPS6245154A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野」 本発明はセラミックパッケージＣ−関する。特Ｃ二低融
点ガラスシール技術に関する。
［発明の技術的背景とその問題点］ 従来、半導体装１ｎに半導体集積回路素子を組込むため
の気密容器として、セラミックス基板とセラミックスキ
ャップとを低融点ガラス（二よりＨＭし、気密封止して
なるセラミックスパッケージが用いられている。この種
のパッケージでは、セラミックス基板材料として通常ア
ルミナ（Ａｌ２Ｏ２）が使用されており、このＡｚ２ｏ
３でも放熱の点で一応十分である。しかし、最近の集積
回路の果績度の向上に伴い１テツプの発熱層が大きくな
ると、Ａ２２０９では放熱が不十分となることが懸念さ
れており、放熱性の向上手段が要望されている。そこで
本発明者等は、高熱伝導用として熱伝導性Ｃユより優れ
た窒化アルミニウム（ＡＪＮ）を使用してパッケージを
作成することを検討した。
しかしながらＡＪＮを用いると、次のような問題を招く
。即ち、従来使用している低融点ガラスの熱膨張係数が
約５０〜８０　Ｘ　１０　　／”Ｃであるσ月一対し、
ＡＪＮの熱膨張係数は約４０　Ｘ　１０　／”Ｃであり
くい違いがある。さらにキャップＣ−は安価なＡｌ２Ｏ
２を使用した場合、ｈｔ２ｏＢの熱膨張係数が７０　Ｘ
　１０−７／℃であるので、間１ユ挾まれたガラスＣ−
は過大な応力が生ずること（；なる。
この場合、キャップにも同一熱膨張係数のものを使用す
れば、応力は低減するが、コスト面から堝えるとキャッ
プにはＡｉＺ０８を使用した方が有利である。パッケー
ジが小さく接合面積の小さい場合には比較的問題となら
ないが、パッケージが大きくなると、ＡｊＮペースとＡ
ｔ２ｏＢキヤツプでは、熱応力Ｃユより割れが入る。
［発明の目的］ 本発明の目的は、ペースとキャップの熱膨張係数が異っ
ている場合１：、熱膨張係数の違う２柚のガラス材料を
用いて封止し、熱負荷を受けた場合でも気密性を保てる
パッケージを提供することにある。
［発明の概要コ ２種類の材料が接合している場合に生じる熱応力は主（
：熱膨張係数の差Δα、接合面積Ｓ、温度差ΔＴ、材料
の剛性Ｂ＋ユ影響を受ける。熱応力σは一般Ｃ：次式で
表わせる。
σ＝ｌ（−Ｂ・Δα・ΔＴ（１） （Ｋ：定数） また、接合面Ｍ等の寸法の効果は（１）式Ｃユ入ってい
ないが、一般Ｃ：接合面積が大きいはど応力分布は大き
く最大応力も大きい。
したがって熱応力を抑制するためＣ：はパッケージを構
成するセラミックス材、ガラス材の選択が必要となる。
ＡｊＮペース＋　Ａ’２０Ｂに限定した場合、ガラス材
の種類や、接合パターンＣユより熱応力を低減する工夫
が必要となる。以下Ｃ：図を使って概要を説明する。
第１図は本発明Ｃユよるパッケージ全体の組立図を示し
ている。第２図はその断面図である。ガラス１３．１７
はペース１５の熱膨張係数に近く、ガラス１２．１８は
キャップ１１の熱膨張係数に近い。従って熱応力が問題
となるのは、ガラス１３．１７とキャップ１１の界面、
ガラス１２．１８とペース１５の界面だけである。従来
のよう１ｍ、　１種類のガラス材料を使用して封止した
場合Ｃ：比べ熱膨張係数の不整合面積が約半分となるた
め接合強度を低下させず（；熱応力を低減することがで
きる。
［発明の効果］ 本発明（−よればＡｊＮセラミックスをペースとし、Ａ
１２ｏ３セラミツクスをキャップとしたＣＥＲＩ）ＩＰ
やフラットパックを高い信頼性をもって作成することが
できる。具体的には、寸法効果を軽減することＣ：なり
、ガラス接合面積の多い大域のパッケージでもその約半
分の大きさのパッケージと同ａ　１％の信ｆａｌｒ￥を
有する。全接合面積を変えずに熱応力値を小さくできる
ので、特Ｃ二熱負荷時の信頼性は高くなる。
またＡｊＮペースとしたこと１−よりＡｌ２Ｏ２ぺ−２
のパッケージ１ユ比べ約３０％熱抵抗は小さくなる。
さらにＡＪ２０キャップ使用（−より、安価なＡｊＮパ
ッケージを提供できる。
［発明の実施例コ 第３図はガラス封止ｇユよって成るセラミックパッケー
ジの製造工程を示しているが、ガラス印刷の工程で２種
類のガラスを印刷するだけで、第１図Ｃ二足すような構
造のパッケージを作成することができる。セラミックス
とガラスの熱膨張係数を以下（：示す。
特（ユ熱応力の大きなところは、ＡｊＮと高αガラス、
人−’ｇｏｓと低αガラスの界面である。第１図は２２
　Ｘ　２２　ｓａのフラットパック型のパッケージを示
しているが、このガラス構成によれば、はぼ半分の大き
さのパッケージと同等な熱応力Ｃ二押えることができる
。したがって、パッケージを大きくしたこと（ユよる信
頼性の低下を防ぐことができる。
またガラスの作業温度がＬＳ−０１１１（４６０℃）と
ＬＳ−０１１３（４５０°Ｃ）で異っているが、その差
が小さいため高温側の４６０℃で処理すれば問題ない。
ガラス仮焼成でも同傍である。
４、　し１而の指１単１（説明 第１図は本発明Ｃ二よるパッケージ全体構造断面図、第
２図はパッケージ断面図、第３図はセラミックパッケー
ジの製造工程図。
１１・・・セラミックキャップ １２．１８・・・高熱膨張係数ガラス １：（，１７・・・低熱膨張係数ガラス］４・・・リー
ドフレーム　１５・・・セラミックベース１６・・・ボ
ンディングワイヤ　１９・・・半導体素子２１・・・セ
ラミックキャップ ２２・・・低熱膨張係数ガラス ２３・・・筒熱膨張係数ガラス 代理人　弁理士　則　近　倉　佑 同　　　　竹　花　喜久男 第１図 第２図

Claims (3)

    【特許請求の範囲】
  1. （１）セラミック製のパッケージベースと異種材料から
    なるキャップとを接合して半導体素子を封止するセラミ
    ックパッケージにおいて、熱膨張係数の異なる２種の封
    止用ガラスを用い、パッケージベース及びキャップの両
    方に接合される２重のシール構造を有することを特徴と
    するセラミックパッケージ。
  2. （２）前記２種の封止用ガラスのうち一方はパッケージ
    ベースと略同一の熱膨張係数を有し、他方はキャップと
    略同一の熱膨張係数を有することを特徴とする特許請求
    の範囲第１項記載のセラミックパッケージ。
  3. （３）前記パッケージベースが窒化アルミニウムセラミ
    ックからなり、キャップがアルミナセラミックからなる
    ことを特徴とする特許請求の範囲第１項記載のセラミッ
    クパッケージ。
JP60184306A 1985-08-23 1985-08-23 セラミツクパツケ−ジ Pending JPS6245154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60184306A JPS6245154A (ja) 1985-08-23 1985-08-23 セラミツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60184306A JPS6245154A (ja) 1985-08-23 1985-08-23 セラミツクパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6245154A true JPS6245154A (ja) 1987-02-27

Family

ID=16151024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60184306A Pending JPS6245154A (ja) 1985-08-23 1985-08-23 セラミツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6245154A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5407502A (en) * 1989-12-19 1995-04-18 Fujitsu Limited Method for producing a semiconductor device having an improved adhesive structure
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Similar Documents

Publication Publication Date Title
US4670771A (en) Rectifier module
JPH02174144A (ja) 半導体装置用パッケージ
GB2032188A (en) All metal flat package for microcircuits
JPH0582745B2 (ja)
JPS6245154A (ja) セラミツクパツケ−ジ
JPS59134852A (ja) 集積回路パツケ−ジ
JPS6243155A (ja) 集積回路パッケ−ジ
JPH05326625A (ja) Ｌｓｉ実装構造
JPS6311737Y2 (ja)
JPS6271251A (ja) セラミツクパツケ−ジ
JPS61295646A (ja) セラミツクパツケ−ジ
JPS60202955A (ja) 半導体装置
JPH07122692A (ja) 半導体装置
JPS62281453A (ja) チツプキヤリアモジユ−ル
JPH04170089A (ja) セラミックス回路基板
JPS622770Y2 (ja)
JPS61150351A (ja) Ｉｃパツケ−ジ
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPS6012288Y2 (ja) 半導体装置
JPS58102532A (ja) 半導体装置
JPS6236287Y2 (ja)
JPH03242958A (ja) 半導体装置用パツケージ
JPS5923552A (ja) 半導体装置
JPH07176645A (ja) 半導体装置
JPS63179734A (ja) 良熱伝導性基板