JPS6246343A - キユ−バツフアレジスタ - Google Patents
キユ−バツフアレジスタInfo
- Publication number
- JPS6246343A JPS6246343A JP60186066A JP18606685A JPS6246343A JP S6246343 A JPS6246343 A JP S6246343A JP 60186066 A JP60186066 A JP 60186066A JP 18606685 A JP18606685 A JP 18606685A JP S6246343 A JPS6246343 A JP S6246343A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- signal
- data
- instruction
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 abstract description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- TXWRERCHRDBNLG-UHFFFAOYSA-N cubane Chemical compound C12C3C4C1C1C4C3C12 TXWRERCHRDBNLG-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009182 swimming Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバッファメモリに関し、特にマイクロコンピュ
ータ等に使用されるキューバ・ンファレジスタに関する
。
ータ等に使用されるキューバ・ンファレジスタに関する
。
（従来の技術）
従来、マイクロコンピュータでは命令のフェッチ、デコ
ート、実行を逐次的に処理する方法が一般的にとられて
きたが、マイクロコンピュータの実行スピードか向上す
るにつれて高速な命令実行部ＥＸＵと比較的低速なバス
インターフェイス部ＢＩＵのスピードの整合かとれなく
なる、いわゆるパスネックの状態か生ずるようになった
。
ート、実行を逐次的に処理する方法が一般的にとられて
きたが、マイクロコンピュータの実行スピードか向上す
るにつれて高速な命令実行部ＥＸＵと比較的低速なバス
インターフェイス部ＢＩＵのスピードの整合かとれなく
なる、いわゆるパスネックの状態か生ずるようになった
。
これを改良する方法の１つとして、命令実行部ＥＸＵと
バスインターフェイス部ＢＩＵ％分離してそれぞれ独立
に動作するようにしたパイプライン方式がとられでいる
。この方式は命令実行部ＥＸＵとバスインターフェイス
部ＢＩＵの動作を各実行単位毎に時分割し、これをそれ
ぞれ並列動作させることにより見かけ上のスピード向上
を図ったもので、命令実行部ＥＸＵとバスインターフェ
イス部８ＩＵはキューバッファと呼ばれる命令実行部Ｅ
ＸＵとバスインターフェイス部ＢＩＵ間の同期を合わせ
６″″ｙＢ）７＜ ′ｙ ７ ｐ ′″ｆｉ’ ＬＩ
Ｔ ＲＥ Ｍ＠ ｔ ｎ ｒ ’ｖ’ ３° ［・
キューバッファにはアドレス・キュー、デーり・キュー
、インストラクション・キュー等があ する
。インストラクション・キューは命令を先行
トフエツチするためのキューで、命令実行開始に必要な
バイト数分のデータがインストラクション・キューに蓄
えられたキューレディ状態で命令実行部ＥＸＵの命令デ
コードに合わせてインストラクション°キ＝−がら命令
データが読出される・ま １′。
バスインターフェイス部ＢＩＵ％分離してそれぞれ独立
に動作するようにしたパイプライン方式がとられでいる
。この方式は命令実行部ＥＸＵとバスインターフェイス
部ＢＩＵの動作を各実行単位毎に時分割し、これをそれ
ぞれ並列動作させることにより見かけ上のスピード向上
を図ったもので、命令実行部ＥＸＵとバスインターフェ
イス部８ＩＵはキューバッファと呼ばれる命令実行部Ｅ
ＸＵとバスインターフェイス部ＢＩＵ間の同期を合わせ
６″″ｙＢ）７＜ ′ｙ ７ ｐ ′″ｆｉ’ ＬＩ
Ｔ ＲＥ Ｍ＠ ｔ ｎ ｒ ’ｖ’ ３° ［・
キューバッファにはアドレス・キュー、デーり・キュー
、インストラクション・キュー等があ する
。インストラクション・キューは命令を先行
トフエツチするためのキューで、命令実行開始に必要な
バイト数分のデータがインストラクション・キューに蓄
えられたキューレディ状態で命令実行部ＥＸＵの命令デ
コードに合わせてインストラクション°キ＝−がら命令
データが読出される・ま １′。
た、インストラクション・キューに未だ空きかあつデー
タが詰まっていない、即ちキューフル状態でない時にイ
ンストラクション・キューはバスインターフェイス部Ｂ
ＩＤに命令フェッチサイクルの起動要求を行ない、バス
インターフェイス部８ＩＵの命令フェッチバスサイクル
８Ｑによってインストラクション・キューに命令データ
が書込まれる。
タが詰まっていない、即ちキューフル状態でない時にイ
ンストラクション・キューはバスインターフェイス部Ｂ
ＩＤに命令フェッチサイクルの起動要求を行ない、バス
インターフェイス部８ＩＵの命令フェッチバスサイクル
８Ｑによってインストラクション・キューに命令データ
が書込まれる。
第３図はインストラクション・キューの従来例の構成図
である。
である。
この例は命令データを１バイト単位とし、深さを４段と
したＲＡＭ構成のインストラクション・キューで、不図
示のバスインターフェイス部ＢＩＵから出力されたキュ
ーライト信号ＱＷＲによって、キューライトポインタＱ
ＷＲＰで示されたＲＡＭアドレスにＲＡＭライトバッフ
ァＷＲＢＦ！介してデータバスｏａｕｓ上のデータかＲ
ＡＭに書込まれるとともにキューライトポインタ０ＷＲ
Ｐがインクリメントされ、また、不図示の命令実行部Ｅ
ＸＵがら出力されたキューリート信号ＱＲＤによってキ
ューリードポインタＱＲＤＰがインクリメントされ、キ
ューリードポインタＱＲＤＰで示されたＲ Ａ、 Ｍア
ドレスのデータか出力される。ＱＳＴはキューデータ数
演算回路で、キューライトポインタＱＷＲＰの値からキ
ューリードポインタ０ＲＤＰのイ直を引いたイ直が０．
３．４個の時出力信号０ＳＴＯ１ＱＳＴ３、ＱＳＴ４か
それぞれアクティブになる。これら出力信号０ＳＴＯ１
ＱＳＴ３、ＱＳＴ４はインストラクション・キューに保
持されている有効なデータの個数を示している。インバ
ータＱＲＤＹ３の出力信号であるキューレディ状態信号
ＱＲＤＹは、出力信号０３ＴＯの反転信号でインストラ
フ９°′°１°−ｒＭ Ｉ′″＊ ’ｉｊＪ ｔｃ；
７’ −’２ ＩＪ’ １ ＠“１６１ｊす、ＥＸＵが
データを読出し可能であることを示 ′１； す。アンド−オアゲートＱＦＵＬＬ３の出力信号である
□１−’７ ）Ｉｉヶやイ、ッ。、。１．（よ、カイ３
．。３１４カ、アラ ）・ラインか、または出力
信号ＱＳＴ３かアクティブで、かつ命令フェッチバスサ
イクルＢＯがアクティブの時にアクティブになり、バス
インターフェイス部８、。（２カ。イッユ、うつう３ヮ
、や。−１ユ□カ、４ 。
したＲＡＭ構成のインストラクション・キューで、不図
示のバスインターフェイス部ＢＩＵから出力されたキュ
ーライト信号ＱＷＲによって、キューライトポインタＱ
ＷＲＰで示されたＲＡＭアドレスにＲＡＭライトバッフ
ァＷＲＢＦ！介してデータバスｏａｕｓ上のデータかＲ
ＡＭに書込まれるとともにキューライトポインタ０ＷＲ
Ｐがインクリメントされ、また、不図示の命令実行部Ｅ
ＸＵがら出力されたキューリート信号ＱＲＤによってキ
ューリードポインタＱＲＤＰがインクリメントされ、キ
ューリードポインタＱＲＤＰで示されたＲ Ａ、 Ｍア
ドレスのデータか出力される。ＱＳＴはキューデータ数
演算回路で、キューライトポインタＱＷＲＰの値からキ
ューリードポインタ０ＲＤＰのイ直を引いたイ直が０．
３．４個の時出力信号０ＳＴＯ１ＱＳＴ３、ＱＳＴ４か
それぞれアクティブになる。これら出力信号０ＳＴＯ１
ＱＳＴ３、ＱＳＴ４はインストラクション・キューに保
持されている有効なデータの個数を示している。インバ
ータＱＲＤＹ３の出力信号であるキューレディ状態信号
ＱＲＤＹは、出力信号０３ＴＯの反転信号でインストラ
フ９°′°１°−ｒＭ Ｉ′″＊ ’ｉｊＪ ｔｃ；
７’ −’２ ＩＪ’ １ ＠“１６１ｊす、ＥＸＵが
データを読出し可能であることを示 ′１； す。アンド−オアゲートＱＦＵＬＬ３の出力信号である
□１−’７ ）Ｉｉヶやイ、ッ。、。１．（よ、カイ３
．。３１４カ、アラ ）・ラインか、または出力
信号ＱＳＴ３かアクティブで、かつ命令フェッチバスサ
イクルＢＯがアクティブの時にアクティブになり、バス
インターフェイス部８、。（２カ。イッユ、うつう３ヮ
、や。−１ユ□カ、４ 。
い、：ｔ％□工。
ｉ−次に、第４図に従って第３図の従来のインストラク
ション・キューの動作を説明する。
ｉ−次に、第４図に従って第３図の従来のインストラク
ション・キューの動作を説明する。
初期状態ではキューリードポインタＱＲＤＰとキューラ
イトポインタＱＷＲＰはクリアーされでおつ、出力信号
０ＳＴＯがアクティブになり、キューフ １
ル状態信号ＱＦＵＬＬ３はインアクティブである。この
ためステージＴ１〜Ｔ４でバスインターフェイス部ＢＩ
Ｕからの命令フェッチバスサイクルＢＱＩ〜ＢＱ４ヵ、
え□、えゎ（，８５４うユヶーツエ、〜、５つ：キュー
ライト信号ＱＷＲでインストラクション・キューにデー
タか４個書込まれ、データ数演算回路ＱＳＴはステージ
１１〜Ｔ６までで順に出力信号０３ＴＯ〜ＱＳＴ４かア
クティブになる。また、命令実行部ＥＸＵからのキュー
リード信号ＱＲＤがステー９１７〜丁１０まで４回あっ
たとすると、インストラクション・キュー内の４個のデ
ータは読出され、データ数演算回路ＱＳＴもステージＴ
７〜Ｔｌ＋で順にＱＳＴ４〜ＱＳＴＯかアクティブにな
る。
イトポインタＱＷＲＰはクリアーされでおつ、出力信号
０ＳＴＯがアクティブになり、キューフ １
ル状態信号ＱＦＵＬＬ３はインアクティブである。この
ためステージＴ１〜Ｔ４でバスインターフェイス部ＢＩ
Ｕからの命令フェッチバスサイクルＢＱＩ〜ＢＱ４ヵ、
え□、えゎ（，８５４うユヶーツエ、〜、５つ：キュー
ライト信号ＱＷＲでインストラクション・キューにデー
タか４個書込まれ、データ数演算回路ＱＳＴはステージ
１１〜Ｔ６までで順に出力信号０３ＴＯ〜ＱＳＴ４かア
クティブになる。また、命令実行部ＥＸＵからのキュー
リード信号ＱＲＤがステー９１７〜丁１０まで４回あっ
たとすると、インストラクション・キュー内の４個のデ
ータは読出され、データ数演算回路ＱＳＴもステージＴ
７〜Ｔｌ＋で順にＱＳＴ４〜ＱＳＴＯかアクティブにな
る。
ここで、キューレディ状態信号ＱＲＤＹはステージＴ３
て立上がり、ステージＴＩ＋で立下がる。また、キュー
フル状態信号ＱＦＵＬＬは出力信号ＱＳＴ３と命令フェ
ッチバスサイクル６Ｑがアクティブの状態であるステー
ジＴ５て立上がり、出力信号ＱＳＴ３がアクティブで命
令フェッチバスサイクルＢＱがインアクティブであるス
テージＴ８で立下がる。
て立上がり、ステージＴＩ＋で立下がる。また、キュー
フル状態信号ＱＦＵＬＬは出力信号ＱＳＴ３と命令フェ
ッチバスサイクル６Ｑがアクティブの状態であるステー
ジＴ５て立上がり、出力信号ＱＳＴ３がアクティブで命
令フェッチバスサイクルＢＱがインアクティブであるス
テージＴ８で立下がる。
〔発明が解決しようとする問題点）
上述した従来のインストラクション・キューでは、
１、 ステージＴ２でキューライトを行ない、インスト
ラクション・キューには有効なデータが保持されている
のにステージＴ３からしかキューリ １．：デ
ィ状態信号ＱＲＤＹか立上がらないため、命令実
□打部ＥＸＵはステージ■３以降でしかデコードか
できす、１クイミングデコードが遅れる。
ラクション・キューには有効なデータが保持されている
のにステージＴ３からしかキューリ １．：デ
ィ状態信号ＱＲＤＹか立上がらないため、命令実
□打部ＥＸＵはステージ■３以降でしかデコードか
できす、１クイミングデコードが遅れる。
２、 ステージ■５のキューライト信号ＱＷＲにもし”
Ｆｘ−’）−ｔ’（Ｗつ。８ｏ。９．−８、イ９゜、５
□□’）、ａ ＞ 、ヤ。−（５□ゆカ、あ９、。
Ｆｘ−’）−ｔ’（Ｗつ。８ｏ。９．−８、イ９゜、５
□□’）、ａ ＞ 、ヤ。−（５□ゆカ、あ９、。
’？’ｉ ニア Ｘ ’：／ ：□
チバスサイクルの起動要求をできるの゛に行なわ
ｌ□ ず、命令フェッチバスサイクル８Ｑが１タイミン□ グ遅れる。
ｌ□ ず、命令フェッチバスサイクル８Ｑが１タイミン□ グ遅れる。
３、 ステージＴ７でも次にインストラクション・キュ
ー（こ空が主することが明らかであるのに、命令フェッ
チバスサイクルＢＯの起動要求を行なわす、命令フェッ
チバスサイクルＢＧが］タイミング遅れる。
ー（こ空が主することが明らかであるのに、命令フェッ
チバスサイクルＢＯの起動要求を行なわす、命令フェッ
チバスサイクルＢＧが］タイミング遅れる。
４、ステージＴＩＯでも次にキューレディ状態信号
：ＱＲＤＹが立下かることかわかるはずであるが
、ステージＴｌｌでキューレディ状態信号ＱＲＤＹ＠立
下げているため、命令実行部ＥＸｔｌのステージＴｌｌ
てのキューリード信号ＱＲＤ ％止めるのかタイミング
上難しくなり、命令フェッチバスサイクルＢＯの起動も
遅れる。
：ＱＲＤＹが立下かることかわかるはずであるが
、ステージＴｌｌでキューレディ状態信号ＱＲＤＹ＠立
下げているため、命令実行部ＥＸｔｌのステージＴｌｌ
てのキューリード信号ＱＲＤ ％止めるのかタイミング
上難しくなり、命令フェッチバスサイクルＢＯの起動も
遅れる。
このように従来のインストラクション・キューではＱＦ
ＩＪＬＬ 、 ＱＲＤＹの両信号をデータ数演算回路Ｑ
ＳＴ ７１．：けから作ッてイるため、ＱＦＵＬＬ 、
（ＩＲＯＹの両信号に遅れが生し、その結果命令実行
部ＥＸＵとバスインターフェイス部８ＩｔＪの動作スピ
ードを落とすという欠点かある。
ＩＪＬＬ 、 ＱＲＤＹの両信号をデータ数演算回路Ｑ
ＳＴ ７１．：けから作ッてイるため、ＱＦＵＬＬ 、
（ＩＲＯＹの両信号に遅れが生し、その結果命令実行
部ＥＸＵとバスインターフェイス部８ＩｔＪの動作スピ
ードを落とすという欠点かある。
Ｃ問題点を解決するための手段）
本発明のキューバッファレジスタは、
キューライトポインタとキューリードポインタを備え、
キューライト信号が入力すると、キューライトポインク
で示されたアドレスにデータが書込まれるとともにキュ
ーライトポインタが更新され、キューリート信号か入力
するとキューリードポインタが更新されてキューリード
ポインタで示されたアドレスのデータが読出される、最
大容量かデータ数ｎｍａｘであるメモリと、 キューライトポインタの値とキューリードポインタの値
からメモリに現在記憶されている有効なデータの数ｎを
求めるデータ数演算回路と、キューライト信号かアクテ
ィブで、キューリード信号がインアクティブのときに第
１の制御信号を出力する第１１の制御回路と、 キューライト信号がインアクティブで、キューリード信
号がアクティブのときに第２の制御信号を出力する第２
の制御回路と、 １：′前
記メモリの内容が１ステージで１バイト読出されるもの
である場合には、データ数ｎが０で第 １１の制
御信号が出力されていないときと、データ １
１１数ｎが１で第２の制御信号が出力されているとき：
・“ に前記メモリの第１の状態を示す信号を出力し、
１前記メモリの内容が１ステージでｍ（≧２）パイ
［ト読出されるものである場合には、データ
数ｎｔＪ＜ □（ｍ−２）以下のときと、デー
タ数ｎが（ｍ−１１）で笥１の制御信号が出力されてい
ないとき １：□ と、データ数ｎがｍで第２の制御信号が出力され
１□ □ ｒ ＬＭ ８２″ｅ ｌｔ： Ｅｉａ ｊ ＋“Ｊ（７
）Ｍｌ（７）ａ′３０１ゞ １１を出力する第１の状
態信号出力回路と、 ：□ データ数ｎが０□８で第２の制御信号が出力６さ
：。
キューライト信号が入力すると、キューライトポインク
で示されたアドレスにデータが書込まれるとともにキュ
ーライトポインタが更新され、キューリート信号か入力
するとキューリードポインタが更新されてキューリード
ポインタで示されたアドレスのデータが読出される、最
大容量かデータ数ｎｍａｘであるメモリと、 キューライトポインタの値とキューリードポインタの値
からメモリに現在記憶されている有効なデータの数ｎを
求めるデータ数演算回路と、キューライト信号かアクテ
ィブで、キューリード信号がインアクティブのときに第
１の制御信号を出力する第１１の制御回路と、 キューライト信号がインアクティブで、キューリード信
号がアクティブのときに第２の制御信号を出力する第２
の制御回路と、 １：′前
記メモリの内容が１ステージで１バイト読出されるもの
である場合には、データ数ｎが０で第 １１の制
御信号が出力されていないときと、データ １
１１数ｎが１で第２の制御信号が出力されているとき：
・“ に前記メモリの第１の状態を示す信号を出力し、
１前記メモリの内容が１ステージでｍ（≧２）パイ
［ト読出されるものである場合には、データ
数ｎｔＪ＜ □（ｍ−２）以下のときと、デー
タ数ｎが（ｍ−１１）で笥１の制御信号が出力されてい
ないとき １：□ と、データ数ｎがｍで第２の制御信号が出力され
１□ □ ｒ ＬＭ ８２″ｅ ｌｔ： Ｅｉａ ｊ ＋“Ｊ（７
）Ｍｌ（７）ａ′３０１ゞ １１を出力する第１の状
態信号出力回路と、 ：□ データ数ｎが０□８で第２の制御信号が出力６さ
：。
れていないときと、データ数ｎが（ｎｍａｘ １）で
第１の制御信号が出力されでいるときに前記メモリの第
２の状態を示す信号を出力する第２の状態信号出力回路
を有する。
第１の制御信号が出力されでいるときに前記メモリの第
２の状態を示す信号を出力する第２の状態信号出力回路
を有する。
したかって、キューレディ状態信号（第１のキュー状態
）は従来よりも早く出力され、早く停止し、その結果、
命令寅行部ＥＸＵは従来より早く命令のデコードを開始
することができ、命令寅行部ＥＸＵでの次命令のデコー
ドをタイミング的に無理なく止ることかでき、また、キ
ューライト信号にキューリード信号が重なった場合、キ
ューフル状態信号（第２の状態）が出力されず、ただち
にフェッチサイクルを起動することができ、停止も早く
なるので、バスインターフェイス部への起動要求が早く
なる。
）は従来よりも早く出力され、早く停止し、その結果、
命令寅行部ＥＸＵは従来より早く命令のデコードを開始
することができ、命令寅行部ＥＸＵでの次命令のデコー
ドをタイミング的に無理なく止ることかでき、また、キ
ューライト信号にキューリード信号が重なった場合、キ
ューフル状態信号（第２の状態）が出力されず、ただち
にフェッチサイクルを起動することができ、停止も早く
なるので、バスインターフェイス部への起動要求が早く
なる。
次に、本発明の実施例について図面を参照しで説明する
。
。
第１図は本発明のキューバッファレジスタ（インストラ
クション・キュー）の一実施例のブロック図、第２図（
よその動作を示すタイムチャートで １′あ
る。
１：本実施例は、第３図の従来例と同しく命令デ
ー′：′％１）＜４″＊（′ｉ７ｒ、ｔ”６・深嬉４４
“（７） ＲＡ Ｍ ）を構成になってお
り、また、キューライトポインタＱＷＲＰ、キューリー
ドポインタＱＲＤＰ、データ数演算回路ＱＳＴ、ＲＡＭ
ライトバッファＷＲＢＦは第３図の従来例と同しくただ
し、データ数演算回路ＱＳＴか６ ｆｔ ｍｆ）“°ゞ
°°”°１°−″′”′″４″°″“°゛１値からキュ
ーリードポインタＱＲＤＰＯ値を引いた値が］のときア
クティブになる）が追加されている）である。
１゜ＯＲＤ
Ｉはキューリード信号ＯＲＤとキューライト信号ＱＷＲ
の反転信号とを入力とするアンドゲートで、キューライ
ト信号ＱＷＲかインアクティブでキューリード信号ＱＲ
Ｄだけがアクティブであることを示す。ＱＷＲＩはキュ
ーライト信号ＱＷＲとキューリード信号ＱＲＤの反転信
号とを入力とするアンドゲートで、キューリード信号Ｑ
ＲＤがインアクティブで、キューライト信号ＱＷＲだけ
がアクティブであることを示す。ＱＲＤＹＩは２アンド
２アンＦニー２ノアゲートで、一方のアンドゲートには
アンドゲートＱＲＯＩの出力信号とデータ数演算回路Ｑ
ＳＴの出力信号ＱＳＴ ＋を入力し、他方のアシドゲー
トにはアンドゲートＱＷＲ＋の反転出力信号とデータ数
演算回路ＱＳＴの出力信号０３ＴＯ８人力する。この２
アント２アンド−２ノアゲートＱＲＤＹ＋はインストラ
クション・キューにデータがなく、かつアンドゲートＱ
ＷＲＩの出力信号がインアクティブの時およびインスト
ラクション・キューにデータが１バイト保持されでおり
、かつアンドゲートＱＲＤＩの出力信号がアクティブの
時には次のタイミングではインストラクション・キュー
には有効なデータがないことを示し、出力信号であるキ
ューレディ状態信号ＱＲＯＹはインアクティブになる。
クション・キュー）の一実施例のブロック図、第２図（
よその動作を示すタイムチャートで １′あ
る。
１：本実施例は、第３図の従来例と同しく命令デ
ー′：′％１）＜４″＊（′ｉ７ｒ、ｔ”６・深嬉４４
“（７） ＲＡ Ｍ ）を構成になってお
り、また、キューライトポインタＱＷＲＰ、キューリー
ドポインタＱＲＤＰ、データ数演算回路ＱＳＴ、ＲＡＭ
ライトバッファＷＲＢＦは第３図の従来例と同しくただ
し、データ数演算回路ＱＳＴか６ ｆｔ ｍｆ）“°ゞ
°°”°１°−″′”′″４″°″“°゛１値からキュ
ーリードポインタＱＲＤＰＯ値を引いた値が］のときア
クティブになる）が追加されている）である。
１゜ＯＲＤ
Ｉはキューリード信号ＯＲＤとキューライト信号ＱＷＲ
の反転信号とを入力とするアンドゲートで、キューライ
ト信号ＱＷＲかインアクティブでキューリード信号ＱＲ
Ｄだけがアクティブであることを示す。ＱＷＲＩはキュ
ーライト信号ＱＷＲとキューリード信号ＱＲＤの反転信
号とを入力とするアンドゲートで、キューリード信号Ｑ
ＲＤがインアクティブで、キューライト信号ＱＷＲだけ
がアクティブであることを示す。ＱＲＤＹＩは２アンド
２アンＦニー２ノアゲートで、一方のアンドゲートには
アンドゲートＱＲＯＩの出力信号とデータ数演算回路Ｑ
ＳＴの出力信号ＱＳＴ ＋を入力し、他方のアシドゲー
トにはアンドゲートＱＷＲ＋の反転出力信号とデータ数
演算回路ＱＳＴの出力信号０３ＴＯ８人力する。この２
アント２アンド−２ノアゲートＱＲＤＹ＋はインストラ
クション・キューにデータがなく、かつアンドゲートＱ
ＷＲＩの出力信号がインアクティブの時およびインスト
ラクション・キューにデータが１バイト保持されでおり
、かつアンドゲートＱＲＤＩの出力信号がアクティブの
時には次のタイミングではインストラクション・キュー
には有効なデータがないことを示し、出力信号であるキ
ューレディ状態信号ＱＲＯＹはインアクティブになる。
ＱＦｔｌＬＬＩは２アンド２アンド−２オアゲートで
、一方のアンドゲートにはアンドゲートＱＲＤＩの反転
出力信号とデータ数演算回路ＱＳＴの出力信号ＱＳ７４
Ｍ入力し、他方のアンドゲートにはアンドゲートＱＷＲ
＋の出力信号とデータ数演算回路ＱＳＴの出力信号ＱＳ
Ｔ３を入力する。この２アンド２アンド−２オアゲート
ＱＦＵＬＬ Ｉはインストラクション・キューに４バイ
トのデータが詰まっており、かつアントゲートＱＲＤ
Ｉの出力信号がインアクティブの時およびインストラク
ション・キューに３バイトのデータか保持されでおり、
かつアンドゲートＱＷＲ＋の出力信号がアクティブの時
は次のタイミングではインストラクション・キューには
有効なデータが４バイト保持されており、これ以上デー
タの入らないことを示し、出力信号であるキューフル状
態信号ＯＦυＬＬはアクティブになる。
、一方のアンドゲートにはアンドゲートＱＲＤＩの反転
出力信号とデータ数演算回路ＱＳＴの出力信号ＱＳ７４
Ｍ入力し、他方のアンドゲートにはアンドゲートＱＷＲ
＋の出力信号とデータ数演算回路ＱＳＴの出力信号ＱＳ
Ｔ３を入力する。この２アンド２アンド−２オアゲート
ＱＦＵＬＬ Ｉはインストラクション・キューに４バイ
トのデータが詰まっており、かつアントゲートＱＲＤ
Ｉの出力信号がインアクティブの時およびインストラク
ション・キューに３バイトのデータか保持されでおり、
かつアンドゲートＱＷＲ＋の出力信号がアクティブの時
は次のタイミングではインストラクション・キューには
有効なデータが４バイト保持されており、これ以上デー
タの入らないことを示し、出力信号であるキューフル状
態信号ＯＦυＬＬはアクティブになる。
次に、第１図のインストラクション・キューの動作を第
２図のタイムチャートを参照しで説明する。
２図のタイムチャートを参照しで説明する。
初期状態ではキューリードポインタＱＲＤＰ、キューラ
イトポインクＱＷＲＰともクリアされており、従って出
力信号０３ＴＯがアクティブになっている。この時ＲＡ
Ｍには有効なデータは入っておらず、またＱＦＵＬＬと
ＱＲＤＹの両信号は共にインアクティブである。バスイ
ンターフェイス部Ｂ１υはキューフル状態信号ＱＦＵＬ
Ｌがインアクティブであることを検出して、ステージＴ
１〜Ｔ４までフェッチサイクル８０１〜ＢＱ４を起動す
る。これに伴いステージＴ２〜Ｔ５でキューライト信号
ＱＷＲがアクティブになりインストラクション・キュー
のＲＡＭにはキューライトポインタＱＷＲＰに従ったア
ドレスに順次データか書込まれ、データ数演算回路ＱＳ
ＴはステージＴ３〜■６で順次出力信号０３ＴＯ〜ＱＳ
Ｔ４がアクティブになる。次に、ステージＴ７〜ＴＩＯ
で命令実行部ＥＸＵかキューリード信号ＱＲＤを４回出
力したとすると、インストラクション・キューはＲＡＭ
の出力データをキューリードポインタＱＲＤＰの指すア
ドレスに従って出力し、データ数演算回路ＱＳＴではス
テージＴ７〜Ｔｌ＋でその出力信号ＱＳＴ４〜０３ＴＯ
が順次アクティブになる。ここで、キューレディ状態信
号ＱＲＤＹはステージＴ２で立上がり、命令実行部ＥＸ
ＵはステージＴ２から命令のデコードを開始することが
でき、また、ステージＴＩＯで立下がり、命令実行部Ｅ
ＸＵの次のデコードを止めるとともにバスインターフェ
イス部ＢＩＵのフェッチサイクルの起動要求を行うこと
ができる。キューフル状態 Ｂ信号ＱＦＵＬ
ＬはステージＴ５て立上がり、バスインターフェイス部
ＢＩＵへのフェッチサイクル要求を止め、またステージ
Ｔ７で立下がり、バスインターフェイス部ＢＩＵヘフエ
ツチサイクルの要求を再開する。
イトポインクＱＷＲＰともクリアされており、従って出
力信号０３ＴＯがアクティブになっている。この時ＲＡ
Ｍには有効なデータは入っておらず、またＱＦＵＬＬと
ＱＲＤＹの両信号は共にインアクティブである。バスイ
ンターフェイス部Ｂ１υはキューフル状態信号ＱＦＵＬ
Ｌがインアクティブであることを検出して、ステージＴ
１〜Ｔ４までフェッチサイクル８０１〜ＢＱ４を起動す
る。これに伴いステージＴ２〜Ｔ５でキューライト信号
ＱＷＲがアクティブになりインストラクション・キュー
のＲＡＭにはキューライトポインタＱＷＲＰに従ったア
ドレスに順次データか書込まれ、データ数演算回路ＱＳ
ＴはステージＴ３〜■６で順次出力信号０３ＴＯ〜ＱＳ
Ｔ４がアクティブになる。次に、ステージＴ７〜ＴＩＯ
で命令実行部ＥＸＵかキューリード信号ＱＲＤを４回出
力したとすると、インストラクション・キューはＲＡＭ
の出力データをキューリードポインタＱＲＤＰの指すア
ドレスに従って出力し、データ数演算回路ＱＳＴではス
テージＴ７〜Ｔｌ＋でその出力信号ＱＳＴ４〜０３ＴＯ
が順次アクティブになる。ここで、キューレディ状態信
号ＱＲＤＹはステージＴ２で立上がり、命令実行部ＥＸ
ＵはステージＴ２から命令のデコードを開始することが
でき、また、ステージＴＩＯで立下がり、命令実行部Ｅ
ＸＵの次のデコードを止めるとともにバスインターフェ
イス部ＢＩＵのフェッチサイクルの起動要求を行うこと
ができる。キューフル状態 Ｂ信号ＱＦＵＬ
ＬはステージＴ５て立上がり、バスインターフェイス部
ＢＩＵへのフェッチサイクル要求を止め、またステージ
Ｔ７で立下がり、バスインターフェイス部ＢＩＵヘフエ
ツチサイクルの要求を再開する。
Ｃ；ＣＴニー 、 ＊＊＊ヶ。、あ、え。ライ４．ヤー
１１”Ｆ、１５−６Ｍ２１Ｅｅ″″′″′。〜″
７“−ｔ−ｒ ｓ ｓ 、。
１１”Ｆ、１５−６Ｍ２１Ｅｅ″″′″′。〜″
７“−ｔ−ｒ ｓ ｓ 、。
第４図を比較して述”る・
、、１まず、キューレディ状態信号ＱＲＤＹにつ
いてみる １・：８、ケア５．２ケー５．３
６ユよ。３，６５、ｉ、＝ （７）ｌ、ヵ。 旧オ
アヮ００、（よユ、−ツエ。、□ヵ５７．お９、。や
■：１１′ 実行部ＥＸＵは従来より１タイミング早く命令のデ
□：。
、、１まず、キューレディ状態信号ＱＲＤＹにつ
いてみる １・：８、ケア５．２ケー５．３
６ユよ。３，６５、ｉ、＝ （７）ｌ、ヵ。 旧オ
アヮ００、（よユ、−ツエ。、□ヵ５７．お９、。や
■：１１′ 実行部ＥＸＵは従来より１タイミング早く命令のデ
□：。
コードを開始することができる。これはマイクロ
Ｚコンピュータのリセットや分岐の度に１タイミ
ン ：１グ早く動作することを意味する。ま
た、キューレ１： ディ状態信号立下がりも従来のステージＴｌ＋に対
：：し、本実施例ではステージＴＩＯと１タイ
ミング早くなっており、命令実行部ＥＸＵでの次命令の
デートをタイミング的に無理なく止めることができ、か
つバスインターフェイス部ＢＩＵへの２エツチサイクル
要求も早く行なえる。
Ｚコンピュータのリセットや分岐の度に１タイミ
ン ：１グ早く動作することを意味する。ま
た、キューレ１： ディ状態信号立下がりも従来のステージＴｌ＋に対
：：し、本実施例ではステージＴＩＯと１タイ
ミング早くなっており、命令実行部ＥＸＵでの次命令の
デートをタイミング的に無理なく止めることができ、か
つバスインターフェイス部ＢＩＵへの２エツチサイクル
要求も早く行なえる。
次に、キューフル状態信号ＱＦＵＬＬについてみると、
立上がりは従来例、本実施例ともステージＴ５で同じよ
うに見えるが、もしステージＴ５のキューライト信号Ｑ
ＷＲにキューリード信号ＱＲＤが重なった場合、従来例
ではキューフル状態信号ＱＦＵＬＬが立上がってしまい
、ステージ■５でのフェッチサイクル（ＢＱ５相当）を
起動できないのに対し、本実施例ではアンドゲートＱＷ
Ｒ＋の出力信号が出ないようにしであるためキューフル
状態信号ＱＦＵＬＬは立上がらず、ステージＴ５でのフ
ェッチサイクルを起動することができる。また、立下が
りも従来例ではステージＴ８であったのに対し本実施例
ではステージＴ７で立下がっており、バスインターフェ
イス部Ｂ工ｕへの起動要求が１タイミング早く行なえる
。
立上がりは従来例、本実施例ともステージＴ５で同じよ
うに見えるが、もしステージＴ５のキューライト信号Ｑ
ＷＲにキューリード信号ＱＲＤが重なった場合、従来例
ではキューフル状態信号ＱＦＵＬＬが立上がってしまい
、ステージ■５でのフェッチサイクル（ＢＱ５相当）を
起動できないのに対し、本実施例ではアンドゲートＱＷ
Ｒ＋の出力信号が出ないようにしであるためキューフル
状態信号ＱＦＵＬＬは立上がらず、ステージＴ５でのフ
ェッチサイクルを起動することができる。また、立下が
りも従来例ではステージＴ８であったのに対し本実施例
ではステージＴ７で立下がっており、バスインターフェ
イス部Ｂ工ｕへの起動要求が１タイミング早く行なえる
。
ざらに、上記のようなタイミング上の効果だけでな〈従
来例のように８０信号をインストラクション・キューま
で配線する必要もないという効果も本実施例にはある。
来例のように８０信号をインストラクション・キューま
で配線する必要もないという効果も本実施例にはある。
本実施例では］ステージで１バイトのキュー読出しを行
うインストラクション・キューとして説明したが、１ス
テージで任意のｍバイトのキュー読出しを行うインスト
ラクション・キューではキューレディ状態信号ＱＲＤＹ
は となる。ここで、式の第１項はｍ≧２の時のみ有効にな
る。したがって、第１図には第１項は表われない、また
、本実施例ではインストラクション・キューの深さは４
段で説明したが、任意のｎ２、）イン、、、うつ、３ッ
、□、−９□ｘ −７）Ｉｙヶ １１態信号ＱＦＵ
ＬＬは ＱＦＵＬＬ ＝ＱＳＴｎ”０ＲＤＩ＋ＱＳＴ＋ｎ−＋
＋”ＱＷＲＩとなる。また、本実施例では命令データの
幅も１バイトで説明したが、ワード、ダブルワード等、
どのようなビット数であっても差支えない、ま
ｉた、本実施例では構成はＲＡＭとしで説明したが、
これも単にＦＩＦＯになっていれば良く、シフトレジス
タ等でも構成できる。
うインストラクション・キューとして説明したが、１ス
テージで任意のｍバイトのキュー読出しを行うインスト
ラクション・キューではキューレディ状態信号ＱＲＤＹ
は となる。ここで、式の第１項はｍ≧２の時のみ有効にな
る。したがって、第１図には第１項は表われない、また
、本実施例ではインストラクション・キューの深さは４
段で説明したが、任意のｎ２、）イン、、、うつ、３ッ
、□、−９□ｘ −７）Ｉｙヶ １１態信号ＱＦＵ
ＬＬは ＱＦＵＬＬ ＝ＱＳＴｎ”０ＲＤＩ＋ＱＳＴ＋ｎ−＋
＋”ＱＷＲＩとなる。また、本実施例では命令データの
幅も１バイトで説明したが、ワード、ダブルワード等、
どのようなビット数であっても差支えない、ま
ｉた、本実施例では構成はＲＡＭとしで説明したが、
これも単にＦＩＦＯになっていれば良く、シフトレジス
タ等でも構成できる。
以上説明したように本発明は、キューレディ状態信号（
第１のキュー状態）を従来よりも早く出力し、早く停止
させることにより、命令実行部ＥＸＵは従来より早く命
令のデコードを開始することかでき、命令実行部ＥＸＵ
での次命令のデコードをタイミング的に無理なく止るこ
とができ、また、キューライト信号にキューリード信号
が重なった場合、キューフル状態信号（笥２の状態）を
出力しないことにより、ただちにフェッチサイクルを起
動することができ、停止も早くなるので、バスインター
フェイス部への起動要求が早くなる効果かある。
第１のキュー状態）を従来よりも早く出力し、早く停止
させることにより、命令実行部ＥＸＵは従来より早く命
令のデコードを開始することかでき、命令実行部ＥＸＵ
での次命令のデコードをタイミング的に無理なく止るこ
とができ、また、キューライト信号にキューリード信号
が重なった場合、キューフル状態信号（笥２の状態）を
出力しないことにより、ただちにフェッチサイクルを起
動することができ、停止も早くなるので、バスインター
フェイス部への起動要求が早くなる効果かある。
第１図は本発明のインストラクション・キューの一実施
例のブロック図、第２図はその動作を示すタイムチャー
ト、第３図は従来例のブロック図、第４図はその動作を
示すタイムチャートである。 ＤＢＵＳ・・・データバス、 Ｗ８８Ｆ・・・ＲＡＭのライトバッファ、ＲＡＭ・・・
ランダムアクセスメモリ、ＱＷＲ・・・キューライト信
号、 ＱＲＤ・・・キューリード信号、
ｉ。 ＱＷＲＰ°°°キ・−ライトポインタ・
１゜ＱＲＤＰ・・・キー−リードポイン
タ、 １′ＱＳＴ・・・デ
ータ数演算回路、 ：２
゜８、。〜。３□４．”５一つより算。路。８□、ｙ）
８カ信っ、 ゝト °″“°°“ＤＩ−２Ａ７′７＞ｔ”＆ −’ｒ−，）
ＱＲＤＹＩ・・・２アンド２アンド−２ノアゲート、Ｑ
ＲＤＹ（ｉｉ％＝、。ＲＤＹＩ （Ｄｍカ’Ｍ？ｓ （
−Ｆｘ −１／７’ イｔｆ ’態信号）、 ＱＦＵＬＬ ＋・・・２アンド２アンド−２オアゲート
、ＱＦＵＬＬ信号・・−ＱＦＵＬＬＩの出力信号（キュ
ーフル状 、。 態信号）、 ：□［Ｔ
１〜Ｔｌｌ・・・タイミング、
ｌ亡
例のブロック図、第２図はその動作を示すタイムチャー
ト、第３図は従来例のブロック図、第４図はその動作を
示すタイムチャートである。 ＤＢＵＳ・・・データバス、 Ｗ８８Ｆ・・・ＲＡＭのライトバッファ、ＲＡＭ・・・
ランダムアクセスメモリ、ＱＷＲ・・・キューライト信
号、 ＱＲＤ・・・キューリード信号、
ｉ。 ＱＷＲＰ°°°キ・−ライトポインタ・
１゜ＱＲＤＰ・・・キー−リードポイン
タ、 １′ＱＳＴ・・・デ
ータ数演算回路、 ：２
゜８、。〜。３□４．”５一つより算。路。８□、ｙ）
８カ信っ、 ゝト °″“°°“ＤＩ−２Ａ７′７＞ｔ”＆ −’ｒ−，）
ＱＲＤＹＩ・・・２アンド２アンド−２ノアゲート、Ｑ
ＲＤＹ（ｉｉ％＝、。ＲＤＹＩ （Ｄｍカ’Ｍ？ｓ （
−Ｆｘ −１／７’ イｔｆ ’態信号）、 ＱＦＵＬＬ ＋・・・２アンド２アンド−２オアゲート
、ＱＦＵＬＬ信号・・−ＱＦＵＬＬＩの出力信号（キュ
ーフル状 、。 態信号）、 ：□［Ｔ
１〜Ｔｌｌ・・・タイミング、
ｌ亡
Claims (1)
- 【特許請求の範囲】 キューライトポインタとキューリードポインタを備え、
キューライト信号が入力すると、キューライトポインタ
で示されたアドレスにデータが書込まれるとともにキュ
ーライトポインタが更新され、キューリード信号が入力
するとキューリードポインタが更新されてキューリード
ポインタで示されたアドレスのデータが読出される、最
大容量がデータ数ｎ＿ｍ＿ａ＿ｘであるメモリと、キュ
ーライトポインタの値とキューリードポインタの値から
メモリに現在記憶されている有効なデータの数ｎを求め
るデータ数演算回路と、キューライト信号がアクティブ
で、キューリード信号がインアクティブのときに第１の
制御信号を出力する第１の制御回路と、 キューライト信号がインアクティブで、キューリード信
号がアクティブのときに第２の制御信号を出力する第２
の制御回路と、 前記メモリの内容が１ステージで１バイト読出されるも
のである場合には、データ数ｎが０で第１の制御信号が
出力されていないときと、データ数ｎが１で第２の制御
信号が出力されているときに前記メモリの第１の状態を
示す信号を出力し、前記メモリの内容が１ステージでｍ
（≧２）バイト読出されるものである場合には、データ
数ｎが（ｍ−２）以下のときと、データ数ｎが（ｍ−１
）で第１の制御信号が出力されていないときと、データ
数ｎがｍで第２の制御信号が出力されているときに前記
メモリの第１の状態を示す信号を出力する第１の状態信
号出力回路と、 データ数ｎがｎ＿ｍ＿ａ＿ｘで第２の制御信号が出力さ
れていないときと、データ数ｎが（ｎ＿ｍ＿ａ＿ｘ−１
）で第１の制御信号が出力されているときに前記メモリ
の第２の状態を示す信号を出力する第２の状態信号出力
回路を有するキューバッファレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186066A JPS6246343A (ja) | 1985-08-23 | 1985-08-23 | キユ−バツフアレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186066A JPS6246343A (ja) | 1985-08-23 | 1985-08-23 | キユ−バツフアレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6246343A true JPS6246343A (ja) | 1987-02-28 |
| JPH0516611B2 JPH0516611B2 (ja) | 1993-03-04 |
Family
ID=16181790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60186066A Granted JPS6246343A (ja) | 1985-08-23 | 1985-08-23 | キユ−バツフアレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6246343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153730A (ja) * | 1988-10-24 | 1990-06-13 | Kanayama Kasei Kk | 断熱を要する機器の表面材 |
| JPH04154847A (ja) * | 1990-10-19 | 1992-05-27 | Sekisui Plastics Co Ltd | 難燃性発泡性樹脂粒子の製造法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164076A (ja) * | 1982-03-24 | 1983-09-28 | Fujitsu Ltd | 待行列制御方式 |
| JPS58169388A (ja) * | 1982-03-30 | 1983-10-05 | Fujitsu Ltd | 待ち行列レジスタ |
-
1985
- 1985-08-23 JP JP60186066A patent/JPS6246343A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164076A (ja) * | 1982-03-24 | 1983-09-28 | Fujitsu Ltd | 待行列制御方式 |
| JPS58169388A (ja) * | 1982-03-30 | 1983-10-05 | Fujitsu Ltd | 待ち行列レジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02153730A (ja) * | 1988-10-24 | 1990-06-13 | Kanayama Kasei Kk | 断熱を要する機器の表面材 |
| JPH04154847A (ja) * | 1990-10-19 | 1992-05-27 | Sekisui Plastics Co Ltd | 難燃性発泡性樹脂粒子の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516611B2 (ja) | 1993-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290150A (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPS63127368A (ja) | ベクトル処理装置の制御方式 | |
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| EP0267974B1 (en) | Control interface for transferring data between a data processing unit and input/output devices | |
| JPS6211736B2 (ja) | ||
| JPH0516611B2 (ja) | ||
| JPH0510694B2 (ja) | ||
| JPS615348A (ja) | 情報処理装置 | |
| JP2668987B2 (ja) | データ処理装置 | |
| JPH03231345A (ja) | キャッシュ装置 | |
| JP2511063B2 (ja) | パイプライン制御方式 | |
| JPH08202550A (ja) | パイプライン処理機能を有するデータ処理装置 | |
| JPS63118969A (ja) | 情報処理装置 | |
| JP3518705B2 (ja) | Ｆｉｆｏメモリ管理装置 | |
| JPH0232648B2 (ja) | ||
| JPS61156454A (ja) | デ−タ転送制御装置 | |
| JPS60243763A (ja) | デユアルポ−トメモリ制御回路 | |
| JP2924004B2 (ja) | 命令コード転送方式 | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JPS58169185A (ja) | メモリのアクセス方式 | |
| JPS62251943A (ja) | チヤネル装置のメモリアドレス制御方式 | |
| JPH0374424B2 (ja) | ||
| JPH02118892A (ja) | プロセッサ | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPS6212985A (ja) | ＦｉＦｏメモリ制御装置 |