JPS6246985B2 - - Google Patents
Info
- Publication number
- JPS6246985B2 JPS6246985B2 JP54091558A JP9155879A JPS6246985B2 JP S6246985 B2 JPS6246985 B2 JP S6246985B2 JP 54091558 A JP54091558 A JP 54091558A JP 9155879 A JP9155879 A JP 9155879A JP S6246985 B2 JPS6246985 B2 JP S6246985B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- contact
- semiconductor
- resistor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体集積回路装置における半導体
抵抗に関する。
抵抗に関する。
半導体基板上に半導体抵抗を形成する場合、半
導体抵抗を実現する半導体拡散層や多結晶半導体
層とこれとオーミツクコンタクト（抵抗接触）す
る導体端子のコンタクト穴加工用のマスクのずれ
が問題となる。特に最近、Ａ／Ｄ、Ｄ／Ａ変換器
等がIC（集積回路）化されるに従い、それに使
用される電圧分割用抵抗は高精度が要求されるよ
うになつた。例えば(1)第１図に示すように半導体
基板１の横長拡散層２を抵抗としてこれを分割す
るために表面絶縁膜３に等間隔にコンタクト孔４
をあけてAl（アルミニウム）等の配線５を形成
するか、(2)第２図に示すように抵抗となる横長拡
散層（又は横長多結晶半導体層）６より等間隔に
拡散層７ａ，７ｂ…を引き出して電圧を分割し、
電流供給端子としてAl配線９を横長抵抗６の両
端部のコンタクト孔８ａ，８ｂのみに設ける等の
構造が従来から採用されている。これらの問題点
として(1)の構造ではコンタクト部の精度が高くと
れない、(2)の構造では引出し線により分割された
分割抵抗比Ｒi，Ｒi…は高精度にとれるが、両端
の電流供給端子のコンタクト部は拡散層との間で
細長拡散層の長手方向での位置合せずれ△ｌによ
り、両端部に近い分割抵抗の比に誤差（±△Ｒ）
を生じる。
導体抵抗を実現する半導体拡散層や多結晶半導体
層とこれとオーミツクコンタクト（抵抗接触）す
る導体端子のコンタクト穴加工用のマスクのずれ
が問題となる。特に最近、Ａ／Ｄ、Ｄ／Ａ変換器
等がIC（集積回路）化されるに従い、それに使
用される電圧分割用抵抗は高精度が要求されるよ
うになつた。例えば(1)第１図に示すように半導体
基板１の横長拡散層２を抵抗としてこれを分割す
るために表面絶縁膜３に等間隔にコンタクト孔４
をあけてAl（アルミニウム）等の配線５を形成
するか、(2)第２図に示すように抵抗となる横長拡
散層（又は横長多結晶半導体層）６より等間隔に
拡散層７ａ，７ｂ…を引き出して電圧を分割し、
電流供給端子としてAl配線９を横長抵抗６の両
端部のコンタクト孔８ａ，８ｂのみに設ける等の
構造が従来から採用されている。これらの問題点
として(1)の構造ではコンタクト部の精度が高くと
れない、(2)の構造では引出し線により分割された
分割抵抗比Ｒi，Ｒi…は高精度にとれるが、両端
の電流供給端子のコンタクト部は拡散層との間で
細長拡散層の長手方向での位置合せずれ△ｌによ
り、両端部に近い分割抵抗の比に誤差（±△Ｒ）
を生じる。
本発明はこれら従来技術の問題点を取除くため
になされたものである。したがつてこの発明の目
的は、半導体抵抗による分割抵抗のコンタクト位
置ずれによる誤差を少なくし、高精度の抵抗を得
ることにある。
になされたものである。したがつてこの発明の目
的は、半導体抵抗による分割抵抗のコンタクト位
置ずれによる誤差を少なくし、高精度の抵抗を得
ることにある。
上記目的を達成するため本発明においては、端
子側の抵抗装置の一部をループ状の並列抵抗に形
成してこのループの途中にコンタクト部を設ける
か、あるいは、端子側の抵抗をＴ字状に形成し、
２個所にコンタクト部を設けて相互に短絡するこ
とにより少なくとも半導体抵抗の長手方向に対す
るコンタクト穴用マスクのずれによる分割抵抗比
の誤差をなくすことを特徴とする。
子側の抵抗装置の一部をループ状の並列抵抗に形
成してこのループの途中にコンタクト部を設ける
か、あるいは、端子側の抵抗をＴ字状に形成し、
２個所にコンタクト部を設けて相互に短絡するこ
とにより少なくとも半導体抵抗の長手方向に対す
るコンタクト穴用マスクのずれによる分割抵抗比
の誤差をなくすことを特徴とする。
以下実施例にそつて本発明を詳述する。
第３図に示すようにＸ方向に横長状の半導体抵
抗１０、例えば半導体拡散層又は不純物ドープ多
結晶半導体層が形成され、これよりＹ方向に等間
隔で分割された引出し線１１ａ，１１ｂ…が設け
てある半導体分割抵抗装置において、コンタクト
のずれが問題となる両端部（図面では一端部のみ
を記載）をその軸線に対称な２方向に延ばしてル
ープ状の末端を接続させたループ状抵抗（並列抵
抗R1，R2）１２とし、ループ状抵抗の末端側の部
分１３の中央にコンタクト部１４を設けてAl配
線を接続するものである。
抗１０、例えば半導体拡散層又は不純物ドープ多
結晶半導体層が形成され、これよりＹ方向に等間
隔で分割された引出し線１１ａ，１１ｂ…が設け
てある半導体分割抵抗装置において、コンタクト
のずれが問題となる両端部（図面では一端部のみ
を記載）をその軸線に対称な２方向に延ばしてル
ープ状の末端を接続させたループ状抵抗（並列抵
抗R1，R2）１２とし、ループ状抵抗の末端側の部
分１３の中央にコンタクト部１４を設けてAl配
線を接続するものである。
上記構造において、コンタクト穴１４は十分に
大きくされ、ループ状抵抗を実質的に横切るよう
に設けられる。このように、コンタクト穴を十分
に大きくすれば、例え、マスクずれにより、Ｘ方
向の半導体抵抗領域１２に対するコンタクト部の
ずれが生じても、ループ状抵抗内のコンタクト部
付近の電流の流れ、或いは電気力線は均一にされ
るから、Ｘ方向のマスクずれに基づく抵抗値の誤
差或いは偏差は防止できる。
大きくされ、ループ状抵抗を実質的に横切るよう
に設けられる。このように、コンタクト穴を十分
に大きくすれば、例え、マスクずれにより、Ｘ方
向の半導体抵抗領域１２に対するコンタクト部の
ずれが生じても、ループ状抵抗内のコンタクト部
付近の電流の流れ、或いは電気力線は均一にされ
るから、Ｘ方向のマスクずれに基づく抵抗値の誤
差或いは偏差は防止できる。
このようにして、抵抗値の誤差は、Ｙ方向のマ
スクずれにより支配されるようになるが、本発明
によれば、Ｙ方向のコンタクト部の位置ずれに従
つて、互いに並列接続される２つの抵抗R1，R2
の抵抗値が互いに反対方向に変化するので、マス
クずれによる抵抗値の誤差を防止することてでき
る。
スクずれにより支配されるようになるが、本発明
によれば、Ｙ方向のコンタクト部の位置ずれに従
つて、互いに並列接続される２つの抵抗R1，R2
の抵抗値が互いに反対方向に変化するので、マス
クずれによる抵抗値の誤差を防止することてでき
る。
いま、コンタクト穴の位置１４が全くずれてい
ない時のR1とR2の抵抗値が、R1＝R2＝Ｒtとなる
ように設計する。さらに、この時、Ｒｔ／２＋R′＝Ｒ となるように、R′の値を決定する。R′の値は、
抵抗領域１０の幾何学的構造を決めるパターンマ
スクにより一義的に設定できるから、このR′の
抵抗値は、コンタクト穴の位置ずれによつて変化
することはない。従つて、コンタクト穴の位置ず
れによつて変化するのは、ループ状抵抗部１２の
抵抗R1とR2との合成並列抵抗の変化となる。
ない時のR1とR2の抵抗値が、R1＝R2＝Ｒtとなる
ように設計する。さらに、この時、Ｒｔ／２＋R′＝Ｒ となるように、R′の値を決定する。R′の値は、
抵抗領域１０の幾何学的構造を決めるパターンマ
スクにより一義的に設定できるから、このR′の
抵抗値は、コンタクト穴の位置ずれによつて変化
することはない。従つて、コンタクト穴の位置ず
れによつて変化するのは、ループ状抵抗部１２の
抵抗R1とR2との合成並列抵抗の変化となる。
仮りに、コンタクト穴の位置１４が、マスクず
れに基づいて上側にずれたとすると、ループ状抵
抗部の抵抗R1の抵抗値は減少し、逆に、R2の抵
抗値は増加する。
れに基づいて上側にずれたとすると、ループ状抵
抗部の抵抗R1の抵抗値は減少し、逆に、R2の抵
抗値は増加する。
コンタクト穴の位置ずれによる抵抗の変化分
（バラツキ）をΔＲとすれば、R1＝Ｒt−ΔR1、
R2＝Ｒt＋ΔＲとなり、第４図に示すような等価
回路のR1とR2との並列合成抵抗R1R2は、 R1R2＝Ｒｔ／２｛１−（ΔＲ／Ｒｔ）２｝ となる。
（バラツキ）をΔＲとすれば、R1＝Ｒt−ΔR1、
R2＝Ｒt＋ΔＲとなり、第４図に示すような等価
回路のR1とR2との並列合成抵抗R1R2は、 R1R2＝Ｒｔ／２｛１−（ΔＲ／Ｒｔ）２｝ となる。
上記の式から明らかなように、例えば、マスク
ずれにより、ΔＲが設計値Ｒtに対し10％変化し
たとしても R1R2＝0.99Ｒｔ／２＝0.99（Ｒ−R′） となり、一桁の精度向上が期待できる。
ずれにより、ΔＲが設計値Ｒtに対し10％変化し
たとしても R1R2＝0.99Ｒｔ／２＝0.99（Ｒ−R′） となり、一桁の精度向上が期待できる。
コンタクト部を第５図に示すように抵抗の幅ｄ
より広くとつた「ドツグボーン」型とすればＸ方
向のずれは相殺できる。
より広くとつた「ドツグボーン」型とすればＸ方
向のずれは相殺できる。
並列抵抗R1，R2は第６図のように非対称な
（R1≠R2）ループ状抵抗１５であつてもよくこの
場合もコンタクト部１６のズレによる抵抗の精度
をかなり向上することができる。
（R1≠R2）ループ状抵抗１５であつてもよくこの
場合もコンタクト部１６のズレによる抵抗の精度
をかなり向上することができる。
本発明の他の実施例は第７図に示すようにＸ方
向にそつて形成した横長の半導体抵抗１７、例え
ば第７Ａ図を参照し基板１８上に絶縁膜１９を介
して形成した多結晶半導体層１７の両端部を第７
図のようにＹ方向に対称的に延長してＴ字形部２
０を形成し、その先端にコンタクト部２１，２１
を形成し、これらを層間絶縁膜２２を介してAl
配線２３により短絡するようにしたものである。
向にそつて形成した横長の半導体抵抗１７、例え
ば第７Ａ図を参照し基板１８上に絶縁膜１９を介
して形成した多結晶半導体層１７の両端部を第７
図のようにＹ方向に対称的に延長してＴ字形部２
０を形成し、その先端にコンタクト部２１，２１
を形成し、これらを層間絶縁膜２２を介してAl
配線２３により短絡するようにしたものである。
この場合、r1＝r2＋ｒ３／２ (1)
になるようにｌ，Ｗを決める。
先端Ｔ字状突起部分２０の抵抗をＲ，ｌ、半導
体抵抗の面積抵抗をσとすると Ｒ＝ｒ３／２＝ｌ／２Ｗσ (2) いまコンタクトが上（下）側へ△ｌずれたとす
るとその時の抵抗R′は（Ｔ状部分の両サイドの
長さはｌ＋△ｌ、ｌ−△ｌとなるから） R′＝ｌ２−△ｌ２／２ｌＷσ (3) ∴R′／Ｒ＝（l2−△l2）／l2 ＝１−（△ｌ／ｌ）２ (4) したがつて半導体抵抗における両端の抵抗精度
は r′／ｒ＝１±（△ｌ′／ｌ′）２ (5) 以上述べたところからＹ方向のズレによる精度
は、(4)式により抵抗比精度が△ｌ／ｌ→（△ｌ／ｌ）
２と改 善され、又、突起部分が並列となるためｌが従来
の場合よりも長くなり△ｌ／ｌも改善される。こ
の例の場合にも、Ｘ方向に対するズレはコンタク
トの寸法を抵抗の幅Ｗより大きくとつておけば影
響を無視できる。
体抵抗の面積抵抗をσとすると Ｒ＝ｒ３／２＝ｌ／２Ｗσ (2) いまコンタクトが上（下）側へ△ｌずれたとす
るとその時の抵抗R′は（Ｔ状部分の両サイドの
長さはｌ＋△ｌ、ｌ−△ｌとなるから） R′＝ｌ２−△ｌ２／２ｌＷσ (3) ∴R′／Ｒ＝（l2−△l2）／l2 ＝１−（△ｌ／ｌ）２ (4) したがつて半導体抵抗における両端の抵抗精度
は r′／ｒ＝１±（△ｌ′／ｌ′）２ (5) 以上述べたところからＹ方向のズレによる精度
は、(4)式により抵抗比精度が△ｌ／ｌ→（△ｌ／ｌ）
２と改 善され、又、突起部分が並列となるためｌが従来
の場合よりも長くなり△ｌ／ｌも改善される。こ
の例の場合にも、Ｘ方向に対するズレはコンタク
トの寸法を抵抗の幅Ｗより大きくとつておけば影
響を無視できる。
この発明は高精度Ｄ／Ａ、Ａ／Ｄ変換用ICに
適用して極めて有効である。
適用して極めて有効である。
第１図は従来の半導体分割抵抗の例を示す平面
図、第１Ａ図は第１図のＡ―Ａ視断面図、第２図
は従来の半導体分割抵抗の他の例を示す平面図で
ある。第３図は本発明による半導体抵抗の一実施
例を示す要部平面図、第４図は第３図の等価回路
図、第５図、第６図は第３図の変形例を示す平面
図、第７図は本発明による半導体抵抗の他の実施
例を示す平面図、第７Ａ図は第７図のＡ―Ａ視断
面図である。 １…半導体基板、２…拡散抵抗層、３…絶縁
膜、４…コンタクト穴、５…Al配線、６…半導
体抵抗、７ａ，７ｂ…抵抗引出し線、８ａ，８ｂ
…両端のコンタクト部、９…Al配線、１０…横
長半導体抵抗、１１ａ，１１ｂ…抵抗引出し線、
１２…ループ状抵抗、１３…Ｙ方向に延びる部
分、１４…コンタクト部、１７…横長半導体抵
抗、１８…基板、１９…絶縁膜、２０…Ｔ字形
部、２１…コンタクト部、２２…層間絶縁膜、２
３…Al配線。
図、第１Ａ図は第１図のＡ―Ａ視断面図、第２図
は従来の半導体分割抵抗の他の例を示す平面図で
ある。第３図は本発明による半導体抵抗の一実施
例を示す要部平面図、第４図は第３図の等価回路
図、第５図、第６図は第３図の変形例を示す平面
図、第７図は本発明による半導体抵抗の他の実施
例を示す平面図、第７Ａ図は第７図のＡ―Ａ視断
面図である。 １…半導体基板、２…拡散抵抗層、３…絶縁
膜、４…コンタクト穴、５…Al配線、６…半導
体抵抗、７ａ，７ｂ…抵抗引出し線、８ａ，８ｂ
…両端のコンタクト部、９…Al配線、１０…横
長半導体抵抗、１１ａ，１１ｂ…抵抗引出し線、
１２…ループ状抵抗、１３…Ｙ方向に延びる部
分、１４…コンタクト部、１７…横長半導体抵
抗、１８…基板、１９…絶縁膜、２０…Ｔ字形
部、２１…コンタクト部、２２…層間絶縁膜、２
３…Al配線。
Claims (1)
- 【特許請求の範囲】 １ 基板上の一方向に沿い形成された抵抗領域
と、この抵抗領域の複数個所にコンタクト部とを
有する抵抗装置において、上記抵抗領域の一部
は、前記抵抗領域の他の部分から分岐してそれら
の末端で閉じた並列抵抗部分として形成され、こ
の並列抵抗部分の末端側で前記並列抵抗路を横切
る方向にコンタクト部を設けたことを特徴とする
抵抗装置。 ２ 基板上の一方向に沿い形成された抵抗領域
と、この抵抗領域の複数個所にコンタクト部とを
有する抵抗装置において、前記抵抗領域の一部
は、前記一方向にのびる抵抗領域の他の部分から
それと直交して相対向する両方向へのびる一対の
枝部として形成され、該一対の枝部の端部にそれ
ぞれコンタクト部を設けて、これら一対の端部間
を配線により短絡して成ることを特徴とする抵抗
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155879A JPS5617052A (en) | 1979-07-20 | 1979-07-20 | Semiconductor resistor device |
| DE19803027332 DE3027332A1 (de) | 1979-07-20 | 1980-07-18 | Widerstand fuer integrierte schaltungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9155879A JPS5617052A (en) | 1979-07-20 | 1979-07-20 | Semiconductor resistor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617052A JPS5617052A (en) | 1981-02-18 |
| JPS6246985B2 true JPS6246985B2 (ja) | 1987-10-06 |
Family
ID=14029830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9155879A Granted JPS5617052A (en) | 1979-07-20 | 1979-07-20 | Semiconductor resistor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5617052A (ja) |
| DE (1) | DE3027332A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182918A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | 電圧分圧回路 |
| JPS58224668A (ja) * | 1982-06-21 | 1983-12-27 | Sukeroku Shokuhin Kk | いかの束根部を主原料とする加工食品およびそれの製造方法 |
| EP0298574B1 (en) * | 1987-07-10 | 1993-12-29 | Koninklijke Philips Electronics N.V. | Linear integrated resistor |
-
1979
- 1979-07-20 JP JP9155879A patent/JPS5617052A/ja active Granted
-
1980
- 1980-07-18 DE DE19803027332 patent/DE3027332A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE3027332A1 (de) | 1981-02-05 |
| JPS5617052A (en) | 1981-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US5411916A (en) | Method for patterning wirings of semiconductor integrated circuit device | |
| JP2508301B2 (ja) | 半導体集積回路 | |
| JPH0563346A (ja) | チツプ型電子部品を搭載した装置 | |
| US5185651A (en) | Integrated circuit with current detection | |
| JP2000077218A (ja) | チップ形抵抗ネットワーク | |
| JPH05235279A (ja) | 半導体集積回路装置 | |
| JPH0530367Y2 (ja) | ||
| JPH019125Y2 (ja) | ||
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JP2692401B2 (ja) | 薄膜コンデンサ | |
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| JPS6320864A (ja) | 半動体装置 | |
| JPH11283802A (ja) | チップ抵抗器 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JPS6256666B2 (ja) | ||
| JPH0226789B2 (ja) | ||
| JPH0728060B2 (ja) | 磁気低抗素子 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPS6228783Y2 (ja) | ||
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JPH0760823B2 (ja) | 半導体集積装置 | |
| JPS62173752A (ja) | 半導体装置 | |
| JPS59188144A (ja) | 多層配線の形成法 |