JPS6247129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6247129A JPS6247129A JP60188199A JP18819985A JPS6247129A JP S6247129 A JPS6247129 A JP S6247129A JP 60188199 A JP60188199 A JP 60188199A JP 18819985 A JP18819985 A JP 18819985A JP S6247129 A JPS6247129 A JP S6247129A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposed
- reticle
- exposure
- correction value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
従来の１単位露光領域を複数の露光領域に分けて、それ
ぞれの露光領域を補正値の異なるパターンをもったフォ
トマスクによって露光する。
ぞれの露光領域を補正値の異なるパターンをもったフォ
トマスクによって露光する。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特にフォトプロ
セスにおける露光方法に関する。
セスにおける露光方法に関する。
半導体装置の製造方法において、欠かせない製造工程の
一つに微細パターンを写真食刻法で形成する、所謂フォ
トプロセスがあり、このフォトプロセスではフォトマス
クが非常に重要なものである。且つ、従前はフォトマス
クにはエマルジョンマスクが使用２されていたが、最近
では、ＩＣの高集積化・微細化に伴い、微細パターン形
成に優れたハードマスクが汎用されている。
一つに微細パターンを写真食刻法で形成する、所謂フォ
トプロセスがあり、このフォトプロセスではフォトマス
クが非常に重要なものである。且つ、従前はフォトマス
クにはエマルジョンマスクが使用２されていたが、最近
では、ＩＣの高集積化・微細化に伴い、微細パターン形
成に優れたハードマスクが汎用されている。
ハードマスクとは、遮光膜パターンを金属膜。
金属酸化膜などで形成したマスクのことで、一般には膜
厚１０００人前後のクロム（Ｃｒ）膜や酸化クロム（Ｃ
ｒ２０３）膜、あるいは両者の複合膜によってパターン
が形成されている。
厚１０００人前後のクロム（Ｃｒ）膜や酸化クロム（Ｃ
ｒ２０３）膜、あるいは両者の複合膜によってパターン
が形成されている。
一方、ＩＣなどの半導体装置は著しく １Ｉｉｋ細化・
高集積化され、このようなハードマスクも微細パターン
を高精度に形成するために、露光条件を考慮して、所定
のパターン寸法に補正値を加えたパターンを設け、その
ようなマスクを用いて露光されている。しかし、パター
ンには適性な補正値を与えることが大切である。
高集積化され、このようなハードマスクも微細パターン
を高精度に形成するために、露光条件を考慮して、所定
のパターン寸法に補正値を加えたパターンを設け、その
ようなマスクを用いて露光されている。しかし、パター
ンには適性な補正値を与えることが大切である。
［従来の技術と発明が解決しようとする問題点］ざて、
バー１−マスクにも密着露光用のマスクと縮小露光用の
レチクルの二種類があり、後者の（／チクルには５倍〜
１０倍のパターンが設置Ｊられていて、これをレンズ系
により１１５〜ｌ／１０に縮小して半導体基板の上に露
光する露光方法か採られる。
バー１−マスクにも密着露光用のマスクと縮小露光用の
レチクルの二種類があり、後者の（／チクルには５倍〜
１０倍のパターンが設置Ｊられていて、これをレンズ系
により１１５〜ｌ／１０に縮小して半導体基板の上に露
光する露光方法か採られる。
これは、光学装置の進歩によって、密着露光に代わって
汎用されてきた方法で、密着露光のように半導体基板を
一括露光することはできないが、例えば、半導体基板の
チップ領域毎に繰り換えし露光して、−・層高精度にパ
ターンニングすることができる方法である。本発明は、
以下にレチクルを実施例として説明する。
汎用されてきた方法で、密着露光のように半導体基板を
一括露光することはできないが、例えば、半導体基板の
チップ領域毎に繰り換えし露光して、−・層高精度にパ
ターンニングすることができる方法である。本発明は、
以下にレチクルを実施例として説明する。
第３図は従来のレチクルによる露光方法の概要断面を示
して十タリ、１はレチクル、 １１．１２はレチクル１
−１−のレチクルパターン、２ば半導体基板のチップ領
域、 ２１．２２はレチクルパターン１１．１２を１７
１０に縮小露光したチップ領域２−［のポジ型のレジス
１−ハターンである。その・うち、レチクルパターン１
１は凡そ１（Ｉｕｍの大きさで、ミ１′、導体轄板十に
１μｍの大きさのレジス１−パターンを形成ずろための
パターンであり、また、レチクルパターン１２は凡そｌ
００１１ｍの大きさで、半導体基板−１−δこＩＯｉｔ
ｍの大きさのレジストパターンを形成するためのパター
ンである。
して十タリ、１はレチクル、 １１．１２はレチクル１
−１−のレチクルパターン、２ば半導体基板のチップ領
域、 ２１．２２はレチクルパターン１１．１２を１７
１０に縮小露光したチップ領域２−［のポジ型のレジス
１−ハターンである。その・うち、レチクルパターン１
１は凡そ１（Ｉｕｍの大きさで、ミ１′、導体轄板十に
１μｍの大きさのレジス１−パターンを形成ずろための
パターンであり、また、レチクルパターン１２は凡そｌ
００１１ｍの大きさで、半導体基板−１−δこＩＯｉｔ
ｍの大きさのレジストパターンを形成するためのパター
ンである。
しかし、露光工程では、露光が不足すると現像時に不要
部分（レジス１−除去部分）にもレジス１−が残存する
不具合が起こり易く、従って、むしろ過度に露光して、
不要部分を完全に除去することが通例となっている。そ
のために、Ｌ記のＬ／チクルバクーン１１．１２は露光
過度を予定して、やや大きめのパターンを設け、例えば
、−・律に補正値として４ｔｔｍを所定寸法に加えたパ
ターンを設けている。そのようにすると、レチクルしマ
ターン】１は１０４μｍの大きさとなり、レチクルパタ
ーン１２は１４μｍの大きさのパターンとなる。
部分（レジス１−除去部分）にもレジス１−が残存する
不具合が起こり易く、従って、むしろ過度に露光して、
不要部分を完全に除去することが通例となっている。そ
のために、Ｌ記のＬ／チクルバクーン１１．１２は露光
過度を予定して、やや大きめのパターンを設け、例えば
、−・律に補正値として４ｔｔｍを所定寸法に加えたパ
ターンを設けている。そのようにすると、レチクルしマ
ターン】１は１０４μｍの大きさとなり、レチクルパタ
ーン１２は１４μｍの大きさのパターンとなる。
ところが、このレチクルパターン１１．１２を露光する
と、ある露光条件でレチクルパターン１１によって形成
されるレジストパターン２１が、ちょうど１０１！ｍと
高精度に形成される場合、一方の小さなレチクルパター
ンＩ２によって形成されるレジストパターン２２は１．
１〜１．２．＋ｚｍとやや大きなパターンに形成され易
くなる。
と、ある露光条件でレチクルパターン１１によって形成
されるレジストパターン２１が、ちょうど１０１！ｍと
高精度に形成される場合、一方の小さなレチクルパター
ンＩ２によって形成されるレジストパターン２２は１．
１〜１．２．＋ｚｍとやや大きなパターンに形成され易
くなる。
一方、このような補正値を一律ではなく、パターンの大
きさに比例した一定比率で加える方法が予想されるが、
その場合でも、露光条件が同一となるから、大パターン
と小パターンとの精度差は避けられなく、両パターン共
に高精度に形成することは困難である。従って、高精度
にパターンニングするためには、パターンの大きさに適
した露光条件をり、えるのが、最も望ましい。
きさに比例した一定比率で加える方法が予想されるが、
その場合でも、露光条件が同一となるから、大パターン
と小パターンとの精度差は避けられなく、両パターン共
に高精度に形成することは困難である。従って、高精度
にパターンニングするためには、パターンの大きさに適
した露光条件をり、えるのが、最も望ましい。
本発明は、このような問題点を解消させて、大小の種々
のパターンを有する一定領域、例えば、チップ領域に、
すべて高精度にパターンニングされるための露光方法を
提案するものである。
のパターンを有する一定領域、例えば、チップ領域に、
すべて高精度にパターンニングされるための露光方法を
提案するものである。
［問題点を解決するだめの手段］
その問題は、１単位領域を複数の露光領域に分割し、該
露光領域毎に補正値の異なるパターンを設けたフォトマ
スクによって、露光するようにした半導体装置の製造方
法（露光方法）によって解決される。
露光領域毎に補正値の異なるパターンを設けたフォトマ
スクによって、露光するようにした半導体装置の製造方
法（露光方法）によって解決される。
［作用］
即ち、本発明は、例えば、１チツプ領域を複数の露光領
域に分けて、露光領域毎に補正値の異なるパターンを設
けたフォトマスクによって、露光条件を換えて露光する
。
域に分けて、露光領域毎に補正値の異なるパターンを設
けたフォトマスクによって、露光条件を換えて露光する
。
そうすると、その領域のパターンの大きさに適した露光
条件を与えることができて、高精度にパターンニングさ
れる。
条件を与えることができて、高精度にパターンニングさ
れる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる複数の露光領域に分割したチッ
プ領域２を示した図で、本例ではＡ、Ｂ。
プ領域２を示した図で、本例ではＡ、Ｂ。
Ｃの３つの領域に分割している。且つ、ＡＶ４域には大
きなパターンがあり、Ｂ領域は中程度のパターン、Ｃ領
域には小さなパターンが多いとすると、このチップ領域
はＩａ、 ｌｂ、 ｌｃからなる３つのレチクルによっ
て、そねぞれ別々の露光量（」で別々に露光を行なう。
きなパターンがあり、Ｂ領域は中程度のパターン、Ｃ領
域には小さなパターンが多いとすると、このチップ領域
はＩａ、 ｌｂ、 ｌｃからなる３つのレチクルによっ
て、そねぞれ別々の露光量（」で別々に露光を行なう。
この例のように、チップ内の区域別に比較的大きさの異
なるパターンが形成されることは多く、例えば、論理Ｉ
Ｃでは、ゲート回路１周辺回路。
なるパターンが形成されることは多く、例えば、論理Ｉ
Ｃでは、ゲート回路１周辺回路。
電源接続回路などがチップの地域別に設けられている。
第２図［ａｌ〜ｆｃ）は上記例の露光方法を示す概要断
面図で、同図＋１１１はレチクルｌａによってチップ２
のへ領域を露光する断面を示しており、大きなレチクル
パターン３１ば１０４７７ｍで、そのうちの補正値Ｌ；
ｌ： ４ ｔｒ ｍである。そして、少し過度の露光条
件（露光量、露光時間など）を１１えて、チップ領域２
の上に高精度な１０１ノｍのレジスＩ−パターン４１を
形成する。
面図で、同図＋１１１はレチクルｌａによってチップ２
のへ領域を露光する断面を示しており、大きなレチクル
パターン３１ば１０４７７ｍで、そのうちの補正値Ｌ；
ｌ： ４ ｔｒ ｍである。そして、少し過度の露光条
件（露光量、露光時間など）を１１えて、チップ領域２
の上に高精度な１０１ノｍのレジスＩ−パターン４１を
形成する。
次いで、第２図（ｈｌに示すように、レチクル１ｂによ
ってＢ領域を露光するが、中程度の大きさのレチクルパ
ターン３２は５３μｒｎで、そのうちの補正値は３ｐｍ
であり、このレチクルパターン３２によって過度の露光
条件を与えてチップ２のＢＲＪＩ域を露光し、高精度な
５μｍのレジストパターン４２を形成する。
ってＢ領域を露光するが、中程度の大きさのレチクルパ
ターン３２は５３μｒｎで、そのうちの補正値は３ｐｍ
であり、このレチクルパターン３２によって過度の露光
条件を与えてチップ２のＢＲＪＩ域を露光し、高精度な
５μｍのレジストパターン４２を形成する。
次いで、第２図（Ｃ１に示すように、レチクル１ｃによ
ってＣ領域を露光するが、最も微細なレチクルパターン
３３は１２１１ｍで、そのうちの補正値は２７７ｍであ
り、このレチクルパターン３３によって更に過度の露光
条件を与えてチップ２のＣ領域を露光し、精度の良い微
細なｈｕｍのレジストパターン４３を形成する。
ってＣ領域を露光するが、最も微細なレチクルパターン
３３は１２１１ｍで、そのうちの補正値は２７７ｍであ
り、このレチクルパターン３３によって更に過度の露光
条件を与えてチップ２のＣ領域を露光し、精度の良い微
細なｈｕｍのレジストパターン４３を形成する。
このよ・うにすれば、色々の大きさのパターンを有する
１単位領域に、高精度な種々のレジス１−パターンを形
成することが可能になる。
１単位領域に、高精度な種々のレジス１−パターンを形
成することが可能になる。
上記実施例はポジ型のレジストで説明したが、同様の趣
旨でネガ型のレジストにも、本発明を適用することがで
き、また、レチクルのみならず密着露光用のマスクにも
適用できる。
旨でネガ型のレジストにも、本発明を適用することがで
き、また、レチクルのみならず密着露光用のマスクにも
適用できる。
［発明の効果］
以上の説明から明らかなように、本発明によれば半導体
基板の一１〕に一層高精度なレジストパターンを形成す
ることができて、ＩＣの高品質化に顕著に貢献するもの
である。
基板の一１〕に一層高精度なレジストパターンを形成す
ることができて、ＩＣの高品質化に顕著に貢献するもの
である。
第１図は本発明にかかるチップ領域の分割図、第２図は
本発明の露光の工程順概要図、第３図は従来の露光の概
要断面図である。 図において、 ］、 ｌａ、 Ｉｈ、 Ｉｃはレチクル、２ばチップ領
域・ １１、１２．３１．３２．３３はレチクルパターン、調
四φ≦Ｅ１１１−か〉シーナ＝７７′、僧む梨一つづゴ
ごｔグＧ町第１図 （Ｇ＞ ／ ／（ｂ）Ｘ ＼
本発明の露光の工程順概要図、第３図は従来の露光の概
要断面図である。 図において、 ］、 ｌａ、 Ｉｈ、 Ｉｃはレチクル、２ばチップ領
域・ １１、１２．３１．３２．３３はレチクルパターン、調
四φ≦Ｅ１１１−か〉シーナ＝７７′、僧む梨一つづゴ
ごｔグＧ町第１図 （Ｇ＞ ／ ／（ｂ）Ｘ ＼
Claims (1)
- １単位領域を複数の露光領域に分割し、該露光領域毎に
補正値の異なるパターンを設けたフォトマスクによつて
、露光するようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188199A JPS6247129A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60188199A JPS6247129A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6247129A true JPS6247129A (ja) | 1987-02-28 |
Family
ID=16219504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60188199A Pending JPS6247129A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6247129A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134565A (en) * | 1978-04-10 | 1979-10-19 | Fujitsu Ltd | Production of semiconductor device |
| JPS55129333A (en) * | 1979-03-28 | 1980-10-07 | Hitachi Ltd | Scale-down projection aligner and mask used for this |
| JPS56125830A (en) * | 1980-03-07 | 1981-10-02 | Hitachi Ltd | Uniform exposure patterning method in electron beam patterning device |
| JPS5783032A (en) * | 1980-11-10 | 1982-05-24 | Mitsubishi Electric Corp | Formation of photo mask for semiconductor manufacture |
| JPS5877232A (ja) * | 1981-11-02 | 1983-05-10 | Nec Corp | 半導体装置 |
| JPS599922A (ja) * | 1982-06-30 | 1984-01-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 露光装置 |
| JPS59113622A (ja) * | 1982-12-21 | 1984-06-30 | Fujitsu Ltd | ステツプアンドリピ−ト方式露光方法 |
| JPS59117214A (ja) * | 1982-12-20 | 1984-07-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電子ビ−ム及び光による露光パタ−ンの形成方法 |
| JPS6028230A (ja) * | 1983-07-27 | 1985-02-13 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-08-26 JP JP60188199A patent/JPS6247129A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134565A (en) * | 1978-04-10 | 1979-10-19 | Fujitsu Ltd | Production of semiconductor device |
| JPS55129333A (en) * | 1979-03-28 | 1980-10-07 | Hitachi Ltd | Scale-down projection aligner and mask used for this |
| JPS56125830A (en) * | 1980-03-07 | 1981-10-02 | Hitachi Ltd | Uniform exposure patterning method in electron beam patterning device |
| JPS5783032A (en) * | 1980-11-10 | 1982-05-24 | Mitsubishi Electric Corp | Formation of photo mask for semiconductor manufacture |
| JPS5877232A (ja) * | 1981-11-02 | 1983-05-10 | Nec Corp | 半導体装置 |
| JPS599922A (ja) * | 1982-06-30 | 1984-01-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 露光装置 |
| JPS59117214A (ja) * | 1982-12-20 | 1984-07-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電子ビ−ム及び光による露光パタ−ンの形成方法 |
| JPS59113622A (ja) * | 1982-12-21 | 1984-06-30 | Fujitsu Ltd | ステツプアンドリピ−ト方式露光方法 |
| JPS6028230A (ja) * | 1983-07-27 | 1985-02-13 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218089B1 (en) | Photolithographic method | |
| JPH0690505B2 (ja) | ホトマスク | |
| JPH04136854A (ja) | 半導体装置の製造方法 | |
| JPH09205081A (ja) | 半導体素子の微細パターン形成方法 | |
| TWI286795B (en) | Manufacturing method for semiconductor integrated circuit device | |
| JP3096841B2 (ja) | ホトリソグラフィ方法及びそれに使用するホトリソグラフィシステム | |
| JP3177948B2 (ja) | 露光用フォトマスク | |
| US7465522B2 (en) | Photolithographic mask having half tone main features and perpendicular half tone assist features | |
| JPS63216052A (ja) | 露光方法 | |
| US5798192A (en) | Structure of a mask for use in a lithography process of a semiconductor fabrication | |
| JPS59160144A (ja) | ホトマスク | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPS6247129A (ja) | 半導体装置の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| US5928814A (en) | Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JPH06132216A (ja) | パターン形成方法 | |
| JPH0817703A (ja) | パターン形成方法 | |
| KR0151228B1 (ko) | 고립된 다수의 패턴을 형성하기 위한 포토마스크 | |
| JPS58204532A (ja) | パタ−ン形成方法 | |
| JPH03168641A (ja) | フォトマスク | |
| US7078133B2 (en) | Photolithographic mask | |
| JPH0283545A (ja) | 波長選択型フォトマスク |