JPS6247204A - 音声出力増幅回路の電源オフ時ショック音防止回路 - Google Patents
音声出力増幅回路の電源オフ時ショック音防止回路Info
- Publication number
- JPS6247204A JPS6247204A JP60187014A JP18701485A JPS6247204A JP S6247204 A JPS6247204 A JP S6247204A JP 60187014 A JP60187014 A JP 60187014A JP 18701485 A JP18701485 A JP 18701485A JP S6247204 A JPS6247204 A JP S6247204A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- turned
- power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は音響用電力増幅回路に係り、特に単一電源形S
EPP ( Si’ngle Ended Push−
Pull)増幅回路の電源オフ時ショック音防止回路に
関する。
EPP ( Si’ngle Ended Push−
Pull)増幅回路の電源オフ時ショック音防止回路に
関する。
この種の単一電源形SEPP増幅回路で集積回路化され
たものの従来例を第5図に示している。
たものの従来例を第5図に示している。
即ち、1はプッシュプル形出力増幅回路であり、その入
力端子(+)には基準電圧Vrefが印加され、負帰還
(NF)端子(一)と出力端子2との間には負帰還用抵
抗Rfが接続されておシ、上記出力端子2の直流電圧は
電源電圧■。0の半分にバイアスされている。vcc電
源端子3と接地端との間には抵抗R□ 、R2が直列に
接続されており、この抵抗R,,R2の相互接続点にN
PN形のト−) 7 シ)’. タQエのペースが接続
され、このトランジスタQ1のコレクタは前記電源端子
3に接続され、エミッタは抵抗R3を介したのちカレン
トミラー回#Ir40入力側のNPN形トランクスタQ
2を介して接地されている。このカレントミラー回路4
の出力側のNPN形トランジスタQ3はエミッタが接地
され、コレクタが抵抗R4を介して前記出力増幅回路1
の負帰還端子(−)に接続されると共にコンデンサC,
を介して接地されている。5は前記抵抗R1 e Rw
の相互接続点に連なるリップルフィルタ端子であ)、リ
ップルフィルタ用コンデンサ6が外付は接続されている
。
力端子(+)には基準電圧Vrefが印加され、負帰還
(NF)端子(一)と出力端子2との間には負帰還用抵
抗Rfが接続されておシ、上記出力端子2の直流電圧は
電源電圧■。0の半分にバイアスされている。vcc電
源端子3と接地端との間には抵抗R□ 、R2が直列に
接続されており、この抵抗R,,R2の相互接続点にN
PN形のト−) 7 シ)’. タQエのペースが接続
され、このトランジスタQ1のコレクタは前記電源端子
3に接続され、エミッタは抵抗R3を介したのちカレン
トミラー回#Ir40入力側のNPN形トランクスタQ
2を介して接地されている。このカレントミラー回路4
の出力側のNPN形トランジスタQ3はエミッタが接地
され、コレクタが抵抗R4を介して前記出力増幅回路1
の負帰還端子(−)に接続されると共にコンデンサC,
を介して接地されている。5は前記抵抗R1 e Rw
の相互接続点に連なるリップルフィルタ端子であ)、リ
ップルフィルタ用コンデンサ6が外付は接続されている
。
さらに、前記電源端子3と接地端との間に抵抗R,,R
,が直列に接続されておシ、この抵抗R,,R,の相互
接続点はPNP形のトランジスタQ4のペースに接続さ
れ、このトランジスタQ4のエミッタは前記リップルフ
ィルタ端子5に接続され、コレクタは放電用のNPN形
トランジスタQ,のペースに接続されている。このトラ
ンジスタQ,のエミッタは接地され、コレクタは前記出
力増幅回路1の出力端子2に接続されている。そして、
この出力端子2は出力結合コンデンサ7および負荷回路
(たとえばスピーカコイル)8を介して接地されている
。なお、9は電源安定用コンデンサである。
,が直列に接続されておシ、この抵抗R,,R,の相互
接続点はPNP形のトランジスタQ4のペースに接続さ
れ、このトランジスタQ4のエミッタは前記リップルフ
ィルタ端子5に接続され、コレクタは放電用のNPN形
トランジスタQ,のペースに接続されている。このトラ
ンジスタQ,のエミッタは接地され、コレクタは前記出
力増幅回路1の出力端子2に接続されている。そして、
この出力端子2は出力結合コンデンサ7および負荷回路
(たとえばスピーカコイル)8を介して接地されている
。なお、9は電源安定用コンデンサである。
上記構成のSEPP回路において、リップルフィルタ用
コンデンサ6が充電されているとすれば、リップルフィ
ルタ端子5の直流電位は抵抗R,。
コンデンサ6が充電されているとすれば、リップルフィ
ルタ端子5の直流電位は抵抗R,。
R2の抵抗値比と電源電圧V。Cとによって決定され、
上記抵抗R1 、R,の値が等しいとすればリップルフ
ィルタ端子電圧V,は となる。そして、トランジスタQ1+抵抗R,。
上記抵抗R1 、R,の値が等しいとすればリップルフ
ィルタ端子電圧V,は となる。そして、トランジスタQ1+抵抗R,。
トランジスタQ2に流れる電流I1は、上記ト5一
ランジスタQ..Q2それぞれのペース・エミッタ間電
圧を■Bっで表わせば となる。カレントミラー回路4の出力側トランジスタQ
3にも上記工,と同じ電流が流れ、この電流は負帰還抵
抗Rfを流れるので、その両端の電位差v1は となる。
圧を■Bっで表わせば となる。カレントミラー回路4の出力側トランジスタQ
3にも上記工,と同じ電流が流れ、この電流は負帰還抵
抗Rfを流れるので、その両端の電位差v1は となる。
一方、出力増幅回路1の負帰還端子(一)の直流電位は
入力端子(+)の直流電位Vrefと等しくなっている
。そして、出力端子2の電圧■2は、上記負帰還端子(
−)の直流電位Vrefに前記負帰還抵抗Rfの両端電
圧■fを加えたものとなるので・6一 となる。上式(4)でVre f = 2 V、 、、
R3=Rfとすれば となシ、出力端子2は中点にバイアスされている。
入力端子(+)の直流電位Vrefと等しくなっている
。そして、出力端子2の電圧■2は、上記負帰還端子(
−)の直流電位Vrefに前記負帰還抵抗Rfの両端電
圧■fを加えたものとなるので・6一 となる。上式(4)でVre f = 2 V、 、、
R3=Rfとすれば となシ、出力端子2は中点にバイアスされている。
いま、vcc電源をオフにしたとき、リップルフィルタ
端子5の電位はリップルフィルタ用コンデンサ6の時定
数でゆっくシ下がり、これに追従して出力端子2の電圧
がゆりくシ下がる。
端子5の電位はリップルフィルタ用コンデンサ6の時定
数でゆっくシ下がり、これに追従して出力端子2の電圧
がゆりくシ下がる。
つまシ、出力端子2には急激な電圧変化が生じないので
ショック音は発生しない。また、上記電源オフ時に出力
結合コンデンサ7の電荷を全て放電してしまわないと出
力端子2に直流電位が残ってしまうので、これを避ける
ために前記した抵抗R51”41、およびスタート用ト
ランジスタQ4、放電用トランジスタQ6からなる放電
回路が設けられている。即ち、上記抵抗R5゜R6の値
の比は前記抵抗R,,R,の値の比と等しくされておシ
、通常動作時にはトランジスタQ4のペース電位とエミ
ッタ電位とは等しいのでトランジスタQ、はオフになっ
ており、これによりトランジスタQ、もオフになってい
る。
ショック音は発生しない。また、上記電源オフ時に出力
結合コンデンサ7の電荷を全て放電してしまわないと出
力端子2に直流電位が残ってしまうので、これを避ける
ために前記した抵抗R51”41、およびスタート用ト
ランジスタQ4、放電用トランジスタQ6からなる放電
回路が設けられている。即ち、上記抵抗R5゜R6の値
の比は前記抵抗R,,R,の値の比と等しくされておシ
、通常動作時にはトランジスタQ4のペース電位とエミ
ッタ電位とは等しいのでトランジスタQ、はオフになっ
ており、これによりトランジスタQ、もオフになってい
る。
電源オフ時には、上記トランジスタQ4のエミッタ電位
(つまり、リップルフィルタ端子電位)は前述したよう
にリップルフィルタ用コンデンサ6の時定数でゆっくυ
下がるのに対して、上記、トランジスタQ4のペース電
位は急に下がるので、このトランジスタQ4が動作可能
になってトランジスタQ、にペース電流を供給する。
(つまり、リップルフィルタ端子電位)は前述したよう
にリップルフィルタ用コンデンサ6の時定数でゆっくυ
下がるのに対して、上記、トランジスタQ4のペース電
位は急に下がるので、このトランジスタQ4が動作可能
になってトランジスタQ、にペース電流を供給する。
これによシ、トランジスタQsがオンになり、出力結合
コンデンサ7の電荷を完全に放電してしまい、出力端子
2は零ポルトまで低下する。
コンデンサ7の電荷を完全に放電してしまい、出力端子
2は零ポルトまで低下する。
ところで、前記出力増幅回路1においては、出力用のパ
ワートランジスタを駆動するための駆動回路(たとえば
コンプリメンタリ型駆動回路)へのバイアスは、ブート
ストラップ端子10の電圧から生成される。このブート
ストラップ端子10は、ブートストラップ用コンデンサ
11を介して前記出力端子2に接続されると共にバイア
ス用抵抗12を介して電源端子3に接続されている。つ
まり、パワートランジスタ駆動回路のバイアスは出力端
子2、リップルフィルタ端子5の電圧に依存する。この
ため、電源オフ時にパワートランジスタ駆動回路のオフ
動作が多少遅れ、出力増幅回路1の動作状態が短時間続
くことになる。したがって、出力増幅回路1が入力信号
の増幅動作を行なっているとき(入力信号が入力してい
るとき)に電源がオフになると、上記したように出力増
幅回路1が動作し続けている間は出力端子2に出力信号
が現われる。これと同時に、出力端子2の直流電位が下
がっていくので出力信号が歪み、その高調波成分による
耳障りな出力音が一時的に発生したのち出力が消えてい
くことになる。つtb音残シ現象が生じる。上述した電
源オフ時における出力覚圧変化の様子を第6図に示す。
ワートランジスタを駆動するための駆動回路(たとえば
コンプリメンタリ型駆動回路)へのバイアスは、ブート
ストラップ端子10の電圧から生成される。このブート
ストラップ端子10は、ブートストラップ用コンデンサ
11を介して前記出力端子2に接続されると共にバイア
ス用抵抗12を介して電源端子3に接続されている。つ
まり、パワートランジスタ駆動回路のバイアスは出力端
子2、リップルフィルタ端子5の電圧に依存する。この
ため、電源オフ時にパワートランジスタ駆動回路のオフ
動作が多少遅れ、出力増幅回路1の動作状態が短時間続
くことになる。したがって、出力増幅回路1が入力信号
の増幅動作を行なっているとき(入力信号が入力してい
るとき)に電源がオフになると、上記したように出力増
幅回路1が動作し続けている間は出力端子2に出力信号
が現われる。これと同時に、出力端子2の直流電位が下
がっていくので出力信号が歪み、その高調波成分による
耳障りな出力音が一時的に発生したのち出力が消えてい
くことになる。つtb音残シ現象が生じる。上述した電
源オフ時における出力覚圧変化の様子を第6図に示す。
また、出力端子2の直流電圧はリップルフィルタ用コン
デンサ6の容量値に依存して電源オフ時の立ち下がり方
が変化する。しかも、一般に集積回路化された5EPP
増幅回路では、リップルフィルタ用コンデンサ6は外付
は接続されるものであり、5EPP増幅回路の応用の仕
方によっては出力端子2の電圧の立ち下がり方が変化す
ることになる。このように出力端子2の電圧の立ち下が
り方が変化すると、前述した音残り現象が変化する。
デンサ6の容量値に依存して電源オフ時の立ち下がり方
が変化する。しかも、一般に集積回路化された5EPP
増幅回路では、リップルフィルタ用コンデンサ6は外付
は接続されるものであり、5EPP増幅回路の応用の仕
方によっては出力端子2の電圧の立ち下がり方が変化す
ることになる。このように出力端子2の電圧の立ち下が
り方が変化すると、前述した音残り現象が変化する。
本発明は上記の事情に鑑みてなされたもので、電源オフ
時にショック音とか耳障りな音残りが生じない音声出力
増幅回路の電源オフ時ショック音防止回路を提供するも
のである。
時にショック音とか耳障りな音残りが生じない音声出力
増幅回路の電源オフ時ショック音防止回路を提供するも
のである。
即ち、本発明の音声出力増幅回路の電源オフ時ショック
音防止回路は、リッゾルフィルタ回路とブートストラッ
プ回路を備えだ単一電源形5EPP増幅回路に設けられ
ておシ、回路電源のオフ時における電源端子電圧の立ち
下がりよυもリッゾルフィルタ用コンデンサの時定数に
よるリップルフィルタ端子電圧の立ち下がシが遅れるこ
とにより生じる電位差によシ動作状態に入るスタート用
トランジスタによって、増幅回路出力結合コンデンサの
電荷を放電するための放電用トランジスタおよび出力ト
ランジスタ駆動回路へのバイアス供給を遮断するための
バイアス遮断用トランジスタをそれぞれオン状態に制御
するようにしてなることを特徴とするものである。
音防止回路は、リッゾルフィルタ回路とブートストラッ
プ回路を備えだ単一電源形5EPP増幅回路に設けられ
ておシ、回路電源のオフ時における電源端子電圧の立ち
下がりよυもリッゾルフィルタ用コンデンサの時定数に
よるリップルフィルタ端子電圧の立ち下がシが遅れるこ
とにより生じる電位差によシ動作状態に入るスタート用
トランジスタによって、増幅回路出力結合コンデンサの
電荷を放電するための放電用トランジスタおよび出力ト
ランジスタ駆動回路へのバイアス供給を遮断するための
バイアス遮断用トランジスタをそれぞれオン状態に制御
するようにしてなることを特徴とするものである。
これによって、電源オフ時にブートストラップ端子の電
位を素早く低下させて出力増幅回路を素早く非動作状態
にすることができ、出力端子の電位をショック音が生じ
ない程度に素早く低下させることができるので、電源オ
フ時のショック音とか音残シ現象を防止できる。
位を素早く低下させて出力増幅回路を素早く非動作状態
にすることができ、出力端子の電位をショック音が生じ
ない程度に素早く低下させることができるので、電源オ
フ時のショック音とか音残シ現象を防止できる。
以下、図面を参照して本発明の一実施例な詳細に説明す
る。
る。
第1図に示す5EPP増幅回路は、第5図を参照して前
述した従来の回路に比べて、ショック音防止回路の一部
としてスタート用のPNP形トランジスタQ6およびバ
イアス遮断用NPN形トランジスタQ7を付加接続した
点が異なり、その他は同じであるので第5図中と同一部
分には同一符号を付してその説明を省略する。
述した従来の回路に比べて、ショック音防止回路の一部
としてスタート用のPNP形トランジスタQ6およびバ
イアス遮断用NPN形トランジスタQ7を付加接続した
点が異なり、その他は同じであるので第5図中と同一部
分には同一符号を付してその説明を省略する。
上記スタート用のPNP形トランジスタQ6のエミッタ
はりッゾルフィルタ端子5に接続され、ペースは抵抗R
,,R,の相互接続点に接続され、コレクタは上記バイ
アス遮断用NPN形トランジスタQ、のペースに接続さ
れておp、このトランジスタQ7のエミッタは接地され
、コレクタはブートストラップ端子10に接続されてい
る。
はりッゾルフィルタ端子5に接続され、ペースは抵抗R
,,R,の相互接続点に接続され、コレクタは上記バイ
アス遮断用NPN形トランジスタQ、のペースに接続さ
れておp、このトランジスタQ7のエミッタは接地され
、コレクタはブートストラップ端子10に接続されてい
る。
上記構成の5IIEPP増幅回路においては、前述した
実施例と同様の動作が行なわれるほか、上記付加された
トランジスタQ6 、Q7による次の動作が行なわれ
る。即ち、通常動作時には、スタート用トランジスタQ
6のエミッタ電位とペース電位とは等しいので、トラン
ジスタQ6はオフ状態であシ、これによシバイアス遮断
用トランジスタQ7もオフ状態である。電源がオフにな
ったとき、スタート用トランジスタQ6のエミッタ電位
が吹っくり低下するのに対してそのペース電位が急に下
がるので、スタート用トランジスタQ6は動作可能にな
υ、バイアス遮断用トランジスタQ7にペース電流を供
給するのでこのトランジスタQ7がオンになる。これに
より、ブートストラップ端子10の電位が急に低下し、
パワートランジスタ駆動回路へ所要のバイアスが与えら
れなくなるので、出力増幅回路1は電源オフ時に直ちに
非動作状態になシ、音残りは生じなくなる。しかも、前
記バイアス遮断用トランジスタQ7がオンになることに
よって、ブートストラップ用コンデンサ11の電荷が放
電するので、出力端子2の電圧はショック音が生じない
程度に素早く低下し、また抵抗12を介して電源安定用
コンデンサ9の電荷が放電するので出力増幅回路1を一
層早く非動作状態にするように正帰還作用が行なわれる
。
実施例と同様の動作が行なわれるほか、上記付加された
トランジスタQ6 、Q7による次の動作が行なわれ
る。即ち、通常動作時には、スタート用トランジスタQ
6のエミッタ電位とペース電位とは等しいので、トラン
ジスタQ6はオフ状態であシ、これによシバイアス遮断
用トランジスタQ7もオフ状態である。電源がオフにな
ったとき、スタート用トランジスタQ6のエミッタ電位
が吹っくり低下するのに対してそのペース電位が急に下
がるので、スタート用トランジスタQ6は動作可能にな
υ、バイアス遮断用トランジスタQ7にペース電流を供
給するのでこのトランジスタQ7がオンになる。これに
より、ブートストラップ端子10の電位が急に低下し、
パワートランジスタ駆動回路へ所要のバイアスが与えら
れなくなるので、出力増幅回路1は電源オフ時に直ちに
非動作状態になシ、音残りは生じなくなる。しかも、前
記バイアス遮断用トランジスタQ7がオンになることに
よって、ブートストラップ用コンデンサ11の電荷が放
電するので、出力端子2の電圧はショック音が生じない
程度に素早く低下し、また抵抗12を介して電源安定用
コンデンサ9の電荷が放電するので出力増幅回路1を一
層早く非動作状態にするように正帰還作用が行なわれる
。
第2図は上述した電源オフ時における出力電圧変化の様
子を示している。この様子を第6図に示した従来例にお
ける出力電圧変化の様子と対比すれば、立ち下がりが素
早くなっており、立ち下がりの途中で出力信号が現われ
なくなっていることが分る。
子を示している。この様子を第6図に示した従来例にお
ける出力電圧変化の様子と対比すれば、立ち下がりが素
早くなっており、立ち下がりの途中で出力信号が現われ
なくなっていることが分る。
第3図は上記第1図の回路の一部を変形した第1の変形
例を示してお9、第1図に比べて出力結合コンデンサ7
の電荷を放電するための放電用トランジスタQ、のペー
ス電流を増幅するためのNPN形トテトラジスタQ8を
挿入した点が異なる。この電流増幅用トランジスタQ8
のペース、エミッタは各対応してスタート用トランジス
タQ4のコレクタ、放電用トランジスタQ5のペースに
接続されてお9、コレクタが電源端子3に接続されてい
る。
例を示してお9、第1図に比べて出力結合コンデンサ7
の電荷を放電するための放電用トランジスタQ、のペー
ス電流を増幅するためのNPN形トテトラジスタQ8を
挿入した点が異なる。この電流増幅用トランジスタQ8
のペース、エミッタは各対応してスタート用トランジス
タQ4のコレクタ、放電用トランジスタQ5のペースに
接続されてお9、コレクタが電源端子3に接続されてい
る。
上記第3図の回路によれば、第1図の回路により得られ
る効果のほかに、付加されたトランジスタQ、の電流増
幅作用があるためトランジスタQ4がリップルフィルタ
端子5から流す電流が少なくて済み、リップルフィルタ
用コンデンサ6として容量値の小さい小型のものを使用
できるようになり、しかも付加されたトランジスタQs
が電源オフ時にオン状態になることによって電源安定用
コンデンサ9の電荷を放電するので、電源オフ時におけ
る非動作状態への立ち下がりを一層早めることができる
という利点がある。
る効果のほかに、付加されたトランジスタQ、の電流増
幅作用があるためトランジスタQ4がリップルフィルタ
端子5から流す電流が少なくて済み、リップルフィルタ
用コンデンサ6として容量値の小さい小型のものを使用
できるようになり、しかも付加されたトランジスタQs
が電源オフ時にオン状態になることによって電源安定用
コンデンサ9の電荷を放電するので、電源オフ時におけ
る非動作状態への立ち下がりを一層早めることができる
という利点がある。
第4図は第1図の回路のうちスタート用トランジスタQ
4−Qgの部分を変形した第2の変形例を示している。
4−Qgの部分を変形した第2の変形例を示している。
即ち、Q、はスタート用のNPN形トランジスタであり
、そのエミッタは抵抗R,,R,の相互接続点に接続さ
れ、ベースはりッノルフィルタ端子5に接続され、コレ
クタはカレントミラー回路13の入力側のPNP形トラ
ンジスタQ、。を介して電源端子3に接続されている。
、そのエミッタは抵抗R,,R,の相互接続点に接続さ
れ、ベースはりッノルフィルタ端子5に接続され、コレ
クタはカレントミラー回路13の入力側のPNP形トラ
ンジスタQ、。を介して電源端子3に接続されている。
そして、このカレントミラー回路13の第1.第2の出
力用のPNP形トランジスタqtt + Qllの各コ
レクタが前記放電用トランジスタQs、バイアス遮断用
トランジスタQ7の各ペースに接続されている。
力用のPNP形トランジスタqtt + Qllの各コ
レクタが前記放電用トランジスタQs、バイアス遮断用
トランジスタQ7の各ペースに接続されている。
上記第4図の回路によれば、第1図の回路の動作に比べ
て次の点が異なる。即ち、通常動作時にスタート用トラ
ンジスタQ、はオフ状態であシ、これによシカレントミ
ラー回路10、放電用トランジスタ48%バイアス遮断
用トランジスタQ7もそれぞれオフ状態である。電源オ
フ時にスタート用トランジスタQ、が動作可能になり、
カレントミラー回路10がオン状態になり、放電用トラ
ンジスタQB、バイアス遮断用トランジスタQ7がそれ
ぞれオンになる。
て次の点が異なる。即ち、通常動作時にスタート用トラ
ンジスタQ、はオフ状態であシ、これによシカレントミ
ラー回路10、放電用トランジスタ48%バイアス遮断
用トランジスタQ7もそれぞれオフ状態である。電源オ
フ時にスタート用トランジスタQ、が動作可能になり、
カレントミラー回路10がオン状態になり、放電用トラ
ンジスタQB、バイアス遮断用トランジスタQ7がそれ
ぞれオンになる。
したがって、上記第4図の回路でも電源オフ時にす、グ
ルフィルタ端子5から1個のスタート用トランジスタQ
9にのみ電流を流すのでその電流は少なくて済み、リッ
プルフィルタ用コンデンサ6として容量値の小さい小型
のものを使用できる。また、電源オフ時にカレントミラ
ー回路10がオン状態になると電源安定用コンデンサ9
の電荷を放電するので、電源オン時における非動作状態
への立ち下がシを一層早めることができるという利点が
ある。
ルフィルタ端子5から1個のスタート用トランジスタQ
9にのみ電流を流すのでその電流は少なくて済み、リッ
プルフィルタ用コンデンサ6として容量値の小さい小型
のものを使用できる。また、電源オフ時にカレントミラ
ー回路10がオン状態になると電源安定用コンデンサ9
の電荷を放電するので、電源オン時における非動作状態
への立ち下がシを一層早めることができるという利点が
ある。
上述したように本発明の音声出力増幅回路の電源オフ時
ショック音防止回路によれば、電源オフ時にショック音
とか耳障シな音残りが生じない効果が得られる。
ショック音防止回路によれば、電源オフ時にショック音
とか耳障シな音残りが生じない効果が得られる。
M1図は本発明の5EPP増幅回路の電源オン時シ目ツ
ク音防止回路の一実施例を示す回路図、第2図は第1図
の回路の電源オフ時における出力電圧変化を示す波形図
、第3図および第4図はそれぞれ第1図の回路の変形例
を示す回路図、第5図は従来の5EPP増幅回路の電源
オフ時ショック音防止回路を示す回路図、第6図は第5
図の回路の電源オフ時における出力電圧変化を示す波形
図である。 1・・・出力増幅回路、2・・・出力端子、3・・・電
源端子、5・・・リップルフィルタ端子、6・・・リッ
ジルフイルタ用コンデンサ、7・・・出力結合コンデン
サ、9・・・電源安定用コンデンサ、10・・・ブート
スト2ツノ端子、1ノ・・・ブートストラップ用コンデ
ンサ、12・・・バイアス用抵抗、13・・・カレント
ミラー回路、Qa r Qg r Qa・・・スタ
ート用トランジスタ%Q5・・・放電用トランジスタ、
Q7・・・バイアス遮断用トランジスタ、Qs・・・電
流増幅用トランジスタ、R1−R6・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦? () ゛ (フ タ駿軍^智頒
ク音防止回路の一実施例を示す回路図、第2図は第1図
の回路の電源オフ時における出力電圧変化を示す波形図
、第3図および第4図はそれぞれ第1図の回路の変形例
を示す回路図、第5図は従来の5EPP増幅回路の電源
オフ時ショック音防止回路を示す回路図、第6図は第5
図の回路の電源オフ時における出力電圧変化を示す波形
図である。 1・・・出力増幅回路、2・・・出力端子、3・・・電
源端子、5・・・リップルフィルタ端子、6・・・リッ
ジルフイルタ用コンデンサ、7・・・出力結合コンデン
サ、9・・・電源安定用コンデンサ、10・・・ブート
スト2ツノ端子、1ノ・・・ブートストラップ用コンデ
ンサ、12・・・バイアス用抵抗、13・・・カレント
ミラー回路、Qa r Qg r Qa・・・スタ
ート用トランジスタ%Q5・・・放電用トランジスタ、
Q7・・・バイアス遮断用トランジスタ、Qs・・・電
流増幅用トランジスタ、R1−R6・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦? () ゛ (フ タ駿軍^智頒
Claims (5)
- (1)リップルフィルタ回路とブートストラップ回路を
備えた単一電源形シングルエンデッドプッシュプル増幅
回路に設けられ、回路電源のオフ時における電源端子電
圧の立ち下がりとリップルフィルタ用コンデンサの時定
数によるリップルフィルタ端子電圧の立ち下がりとの時
間差により生じる電位差によって動作状態に入るスター
ト用トランジスタと、このスタート用トランジスタによ
りオン状態に制御され増幅回路出力結合コンデンサの電
荷を放電する放電用トランジスタと、前記スタート用ト
ランジスタによりオン状態に制御され前記ブートストラ
ップ回路から出力トランジスタ駆動回路に対するバイア
ス供給を遮断するバイアス遮断用トランジスタとを具備
することを特徴とする音声出力増幅回路の電源オフ時シ
ョック音防止回路。 - (2)前記スタート用トランジスタは前記放電用トラン
ジスタ、バイアス遮断用トランジスタに各対応して1個
づつ設けられていることを特徴とする前記特許請求の範
囲第1項記載の音声出力増幅回路の電源オフ時ショック
音防止回路。 - (3)前記放電用トランジスタに対応するスタート用ト
ランジスタのコレクタ電流を増幅して上記放電用トラン
ジスタをオン駆動するための電流増幅用トランジスタを
さらに具備することを特徴とする前記特許請求の範囲第
2項記載の音声出力増幅回路の電源オフ時ショック音防
止回路。 - (4)前記スタート用トランジスタは1個であり、この
スタート用トランジスタによりカレントミラー回路の入
力側トランジスタが駆動され、このカレントミラー回路
の第1の出力用トランジスタおよび第2の出力用トラン
ジスタにより各対応して前記放電用トランジスタおよび
バイアス遮断用トランジスタを駆動されるように接続さ
れてなることを特徴とする前記特許請求の範囲第1項記
載の音声出力増幅回路の電源オフ時ショック音防止回路
。 - (5)前記バイアス遮断用トランジスタは、そのオン状
態によって前記ブートストラップ回路のブートストラッ
プ端子を接地することを特徴とする前記特許請求の範囲
第1項記載の音声出力増幅回路の電源オフ時ショック音
防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187014A JPS6247204A (ja) | 1985-08-26 | 1985-08-26 | 音声出力増幅回路の電源オフ時ショック音防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187014A JPS6247204A (ja) | 1985-08-26 | 1985-08-26 | 音声出力増幅回路の電源オフ時ショック音防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247204A true JPS6247204A (ja) | 1987-02-28 |
| JPH0373172B2 JPH0373172B2 (ja) | 1991-11-21 |
Family
ID=16198692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187014A Granted JPS6247204A (ja) | 1985-08-26 | 1985-08-26 | 音声出力増幅回路の電源オフ時ショック音防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6247204A (ja) |
-
1985
- 1985-08-26 JP JP60187014A patent/JPS6247204A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373172B2 (ja) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008757B1 (ko) | Btl 전력증폭회로 | |
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| JP2003318656A (ja) | ショック音防止回路 | |
| JPS6013324B2 (ja) | 直結型電力増幅回路 | |
| JP2001223536A (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPS6247204A (ja) | 音声出力増幅回路の電源オフ時ショック音防止回路 | |
| JP3537571B2 (ja) | オーディオ信号増幅回路 | |
| JPS6145622Y2 (ja) | ||
| JP3253573B2 (ja) | Btl増幅回路 | |
| JP2003258559A (ja) | ポップノイズ防止用ミュート回路およびスピーカー駆動回路 | |
| JP3718894B2 (ja) | 出力回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP2869255B2 (ja) | 増幅器 | |
| JPH0145150Y2 (ja) | ||
| JPS6042644B2 (ja) | 電力増幅器 | |
| JP2001284969A (ja) | 電力増幅器 | |
| JPH1013159A (ja) | 増幅回路 | |
| JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPH05191155A (ja) | ショック音防止回路 | |
| JPH0513047Y2 (ja) | ||
| JPS6123851Y2 (ja) | ||
| JP3441339B2 (ja) | 電流電圧変換部のゲイン切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |