JPS6248039A - 誘電体分離集積回路 - Google Patents
誘電体分離集積回路Info
- Publication number
- JPS6248039A JPS6248039A JP19068285A JP19068285A JPS6248039A JP S6248039 A JPS6248039 A JP S6248039A JP 19068285 A JP19068285 A JP 19068285A JP 19068285 A JP19068285 A JP 19068285A JP S6248039 A JPS6248039 A JP S6248039A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- island
- semiconductor
- type
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誘電体分離集積回路に関する。
従来集積回路における半導体素子の誘電体分離技術は主
として高耐圧を要する半導体素子を集積回路化するため
に用いられてきた。
として高耐圧を要する半導体素子を集積回路化するため
に用いられてきた。
第４図（ａ）〜（Ｃ）により誘電体分離法による集積回
路の作成法を順をおって説明する。
路の作成法を順をおって説明する。
まず第４図（ａ）に示すように表面を（１００）面とす
るシリコンの基板１０に異方性エツチングにより側面を
（１１１）面とする■溝１１を作成する。
るシリコンの基板１０に異方性エツチングにより側面を
（１１１）面とする■溝１１を作成する。
次に第４図（ｂ）に示すようにシリコン基板１０の表面
を酸化してＳ １Ｏ２１１１２を作成しさらにその上か
ら多結晶シリコン１３を成長させて支持体とする。次に
第４図（Ｃ）に示すようにシリコン基板１０を裏返しシ
リコン基板１０の表面をＶ溝１１の先端が出るまで一様
に研磨することによりたがいに分離さねたシリコン単結
晶島（以下単に島という）１０Ａを得る。
を酸化してＳ １Ｏ２１１１２を作成しさらにその上か
ら多結晶シリコン１３を成長させて支持体とする。次に
第４図（Ｃ）に示すようにシリコン基板１０を裏返しシ
リコン基板１０の表面をＶ溝１１の先端が出るまで一様
に研磨することによりたがいに分離さねたシリコン単結
晶島（以下単に島という）１０Ａを得る。
上述した従来の誘電体分離法では作成される島１０Ａの
深さは一様となっている。一方、一般にこの種の分離法
が用いられる高耐圧の半導体素子は比較的深い接合を必
渋とすることから島１０Ａの深さも深くする必要がある
。
深さは一様となっている。一方、一般にこの種の分離法
が用いられる高耐圧の半導体素子は比較的深い接合を必
渋とすることから島１０Ａの深さも深くする必要がある
。
第３図に従来の誘電体分離によって作成した高耐圧トラ
ンジスタ２０と低耐圧トランジスタ３０を並べて示した
。
ンジスタ２０と低耐圧トランジスタ３０を並べて示した
。
第３図において、島１０Ａの側壁の角度２１は（１００
）面と（１１１）面のなす角度的５４．７°で一定のた
め、島１０Ａの深さが深い場合に島の底部２２を確保す
るには島１０Ａの面積を大きくしなげねばならず、高耐
圧トランジスタ２０と同時に作成する低耐圧の小さなト
ランジスタ３０に対しても大きな島が必要となり集積度
が上げられないという欠点があった。
）面と（１１１）面のなす角度的５４．７°で一定のた
め、島１０Ａの深さが深い場合に島の底部２２を確保す
るには島１０Ａの面積を大きくしなげねばならず、高耐
圧トランジスタ２０と同時に作成する低耐圧の小さなト
ランジスタ３０に対しても大きな島が必要となり集積度
が上げられないという欠点があった。
本発明の目的は、誘電体層により分離された一つの半導
体島中に複数個の低耐圧トランジスタを形成し、各トラ
ンジスタをｐｎ接合分離により分離することにより集積
度の向上した誘電体分離集積回路を提供することにある
。
体島中に複数個の低耐圧トランジスタを形成し、各トラ
ンジスタをｐｎ接合分離により分離することにより集積
度の向上した誘電体分離集積回路を提供することにある
。
本発明の誘電体分離集積回路は、誘電体層により分離さ
れた一導電型半導体島中に複数の半導体素子を有する誘
電体分離集積回路であって、前記半導体素子は逆導電型
拡散層により分離されているものである。
れた一導電型半導体島中に複数の半導体素子を有する誘
電体分離集積回路であって、前記半導体素子は逆導電型
拡散層により分離されているものである。
次に本発明の実施例について図面を参照して説明する
第１図は本発明の第１の実施例の断面図である。
第１図において１は複数個の半導体素子３Ａ。
３Ｂを収容する誘電体としての８ｉ０２１１Ｑ２で分離
されたｎ型半導体島、５Ａおよび５Ｂは表面および底面
からのｐ型不純物拡散により作成されたｎ型接合分離層
であり、半導体島工の内部のＮ型半導体頭載４と接合を
形成する。この接合を逆バイアスとなるように％位関係
を定めて半導体素子３Ａと３Ｂの間を電気的に分離する
。
されたｎ型半導体島、５Ａおよび５Ｂは表面および底面
からのｐ型不純物拡散により作成されたｎ型接合分離層
であり、半導体島工の内部のＮ型半導体頭載４と接合を
形成する。この接合を逆バイアスとなるように％位関係
を定めて半導体素子３Ａと３Ｂの間を電気的に分離する
。
ここで半導体島１の深さをＤとすると誘電体分離法で作
りつる最小の島の幅Ｌｌは Ｌｌ−２Ｄｃｏｔ ５４．７°＝１．４１Ｄとなる。
りつる最小の島の幅Ｌｌは Ｌｌ−２Ｄｃｏｔ ５４．７°＝１．４１Ｄとなる。
一方ｐ型不純物拡散によって作成されるｎ型接合分離層
５Ｂの深ざと幅の比をに０８とした場合、本実施例の分
離に要する最小のｎ型接合分離層の幅Ｌ２は上下から行
なう不純物拡散の深さが等しい場合 となる。従って、半導体素子の幅が１．４１Ｄ−０４Ｄ
さＤより小さい時に本実施例における接合分離層により
集積度を向上させることができる。
５Ｂの深ざと幅の比をに０８とした場合、本実施例の分
離に要する最小のｎ型接合分離層の幅Ｌ２は上下から行
なう不純物拡散の深さが等しい場合 となる。従って、半導体素子の幅が１．４１Ｄ−０４Ｄ
さＤより小さい時に本実施例における接合分離層により
集積度を向上させることができる。
第２図は本発明の第２の実施例の断面図である。
本実施例では表面より行なわねるｐ型不純物鉱散の深さ
を裏面より行なわれる拡散の深さより浅くしである。こ
のように構成することにより、分離に要する領域を小さ
くして半導体素子の集積度を向上させることができる。
を裏面より行なわれる拡散の深さより浅くしである。こ
のように構成することにより、分離に要する領域を小さ
くして半導体素子の集積度を向上させることができる。
尚、上記実施例においては０型半導体領域にｎ型接合分
離層を形成（７た場合について説明したが、ｎ型半導体
領域にｎ型接合分離層を形成してもよいことは勿論であ
る。
離層を形成（７た場合について説明したが、ｎ型半導体
領域にｎ型接合分離層を形成してもよいことは勿論であ
る。
以上説明したように本発明は誘電体によって分離され内
部に半導体素子を複数個収容する大型の高中に表面およ
び底面から不純物拡散をほどこすことにより低耐圧の半
導体素子の分離を行ない、高耐圧素子と低耐圧素子が混
在する誘電体分離集積回路の集積度を向上させる効果が
ある。
部に半導体素子を複数個収容する大型の高中に表面およ
び底面から不純物拡散をほどこすことにより低耐圧の半
導体素子の分離を行ない、高耐圧素子と低耐圧素子が混
在する誘電体分離集積回路の集積度を向上させる効果が
ある。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来の誘電体分離
集積回路の一例の断面図、第４図（ａ）〜（ｃ）は従来
の誘電体分離集積回路の製造方法を説明するための工程
順に示した半導体チップの断面図である。 １・・・・・・ｎ型半導体島、２・・・・・・５ｉ０２
膜、３Ａ。 ３Ｂ・・・・・・半導体素子、４・・・・・・ｎ型半導
体領域、５Ａ、５Ｂ・・・・・・ｎ型接合分離層、１０
・・・・・・シリコン基板、１１・・・・・・Ｖ溝、１
２・・・・・・５ｉ０２胎、１３・・・・・・多結晶シ
リコン、２０・・・・・・高耐圧トランジスタ、２１・
・・・・・角度、２２・・・・・・底部、３０・・・・
・・低耐圧トランジスタ。 代理人 弁理士 内 原 晋 沸 ４ 図
明の第２の実施例の断面図、第３図は従来の誘電体分離
集積回路の一例の断面図、第４図（ａ）〜（ｃ）は従来
の誘電体分離集積回路の製造方法を説明するための工程
順に示した半導体チップの断面図である。 １・・・・・・ｎ型半導体島、２・・・・・・５ｉ０２
膜、３Ａ。 ３Ｂ・・・・・・半導体素子、４・・・・・・ｎ型半導
体領域、５Ａ、５Ｂ・・・・・・ｎ型接合分離層、１０
・・・・・・シリコン基板、１１・・・・・・Ｖ溝、１
２・・・・・・５ｉ０２胎、１３・・・・・・多結晶シ
リコン、２０・・・・・・高耐圧トランジスタ、２１・
・・・・・角度、２２・・・・・・底部、３０・・・・
・・低耐圧トランジスタ。 代理人 弁理士 内 原 晋 沸 ４ 図
Claims (1)
- 誘電体層により分離された一導電型半導体島中に複数の
半導体素子を有する誘電体分離集積回路において、前記
半導体素子は逆導電型拡散層により分離されていること
を特徴とする誘電体分離集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19068285A JPS6248039A (ja) | 1985-08-28 | 1985-08-28 | 誘電体分離集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19068285A JPS6248039A (ja) | 1985-08-28 | 1985-08-28 | 誘電体分離集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248039A true JPS6248039A (ja) | 1987-03-02 |
Family
ID=16262124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19068285A Pending JPS6248039A (ja) | 1985-08-28 | 1985-08-28 | 誘電体分離集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168646A (ja) * | 1988-02-08 | 1990-06-28 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1985
- 1985-08-28 JP JP19068285A patent/JPS6248039A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168646A (ja) * | 1988-02-08 | 1990-06-28 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5691230A (en) | Technique for producing small islands of silicon on insulator | |
| KR100188096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| US5476809A (en) | Semiconductor device and method of manufacturing the same | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| US4379305A (en) | Mesh gate V-MOS power FET | |
| US4566174A (en) | Semiconductor device and method for manufacturing the same | |
| JPS6231138A (ja) | 誘電体分離半導体集積回路装置 | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| JPS6248039A (ja) | 誘電体分離集積回路 | |
| JPS6276646A (ja) | 半導体装置の製造方法 | |
| JPS624338A (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPS6134971A (ja) | 半導体装置 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| JPS61191044A (ja) | 半導体装置の製造方法 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
| JPS595645A (ja) | 半導体装置の製造方法 | |
| JPS60138937A (ja) | 集積回路用基板 | |
| JPS61252644A (ja) | 半導体装置の製造方法 | |
| JPH04112564A (ja) | 半導体装置 | |
| JPS61269377A (ja) | 半導体装置 |