JPS6248262B2 - - Google Patents
Info
- Publication number
- JPS6248262B2 JPS6248262B2 JP17562983A JP17562983A JPS6248262B2 JP S6248262 B2 JPS6248262 B2 JP S6248262B2 JP 17562983 A JP17562983 A JP 17562983A JP 17562983 A JP17562983 A JP 17562983A JP S6248262 B2 JPS6248262 B2 JP S6248262B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- stack
- data transfer
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ転送要求を登録するスタツク
が一杯で登録できない場合に、まだスタツクに登
録できない状態のバツフアに再度アクセスがあつ
たときは、スタツクをバイパスさせ、優先してデ
ータ転送を行うようにしたデータ転送要求スタツ
クのバイパス制御方式に関するものである。
が一杯で登録できない場合に、まだスタツクに登
録できない状態のバツフアに再度アクセスがあつ
たときは、スタツクをバイパスさせ、優先してデ
ータ転送を行うようにしたデータ転送要求スタツ
クのバイパス制御方式に関するものである。
第１図はデータ処理システムの構成を示す図、
第２図はデータ・バツフアの構成を説明する図、
第３図はバス変換装置の構成を示す図である。図
において、１は中央処理装置、２は主記憶装置、
３はチヤネル装置、４―０ないし４―ｎは入出力
装置、５は第１のバス制御部、６は第２のバス制
御部、７はスタツク、８はデータ・バツフア制御
部、９はデータ・バツフア、１０はセレクタ、１
１はスタツク制御部、BCはバス変換装置を示
す。
第２図はデータ・バツフアの構成を説明する図、
第３図はバス変換装置の構成を示す図である。図
において、１は中央処理装置、２は主記憶装置、
３はチヤネル装置、４―０ないし４―ｎは入出力
装置、５は第１のバス制御部、６は第２のバス制
御部、７はスタツク、８はデータ・バツフア制御
部、９はデータ・バツフア、１０はセレクタ、１
１はスタツク制御部、BCはバス変換装置を示
す。
第１図において、第１のバスを使つてチヤネル
装置３と主記憶装置２との間でデータ転送を行
い、第２のバスを使つてチヤネル装置３と複数の
入出力装置４―０ないし４―ｎとの間でデータ転
送を行う。チヤネル装置３内のバス変換装置BC
は、２つのバスに接続され、各入出力装置４―０
ないし４―ｎから転送されてきたデータを各入出
力装置毎に一定量ずつ蓄積するデータ・バツフア
Buffを持つている。
装置３と主記憶装置２との間でデータ転送を行
い、第２のバスを使つてチヤネル装置３と複数の
入出力装置４―０ないし４―ｎとの間でデータ転
送を行う。チヤネル装置３内のバス変換装置BC
は、２つのバスに接続され、各入出力装置４―０
ないし４―ｎから転送されてきたデータを各入出
力装置毎に一定量ずつ蓄積するデータ・バツフア
Buffを持つている。
第１のバスでは例えば16バイト単位のデータ転
送を行い、第２のバスでは例えば２バイト単位の
データ転送を行うというように、第１のバスと第
２のバスとでは１回のデータ転送に要する時間が
異なる。この転送単位に合わせて、データ・バツ
フアは、第２図に示すように、各入出力装置毎に
16バイトの２つのバツフアＡとＢを持ち、交互に
使用される。
送を行い、第２のバスでは例えば２バイト単位の
データ転送を行うというように、第１のバスと第
２のバスとでは１回のデータ転送に要する時間が
異なる。この転送単位に合わせて、データ・バツ
フアは、第２図に示すように、各入出力装置毎に
16バイトの２つのバツフアＡとＢを持ち、交互に
使用される。
各入出力装置４―０ないし４―ｎは、他の入出
力装置と非同期にデータ転送を行い、夫々に異な
る番号「＃０」、「＃１」、……、「＃ｎ」が割付け
られる。バス変換装置BCでは、この番号をもと
に各入出力装置４―０ないし４―ｎに対するデー
タ転送を行う。
力装置と非同期にデータ転送を行い、夫々に異な
る番号「＃０」、「＃１」、……、「＃ｎ」が割付け
られる。バス変換装置BCでは、この番号をもと
に各入出力装置４―０ないし４―ｎに対するデー
タ転送を行う。
バス変換装置BCの構成を示したのが第３図で
ある。第３図において、第１のバス制御部５と第
２のバス制御部６との間にスタツク７があり、第
２のバス制御部６が主記憶装置２とのデータ転送
が必要と判断した入出力装置に割付けられた番号
がスタツク７に登録される。第１のバス制御部５
は、スタツク７から出力される番号に対応した入
出力装置のデータ・バツフア９と主記憶装置２と
の間でデータ転送を行う。そしてそのデータ転送
が終了するとスタツク７がポツプされる。
ある。第３図において、第１のバス制御部５と第
２のバス制御部６との間にスタツク７があり、第
２のバス制御部６が主記憶装置２とのデータ転送
が必要と判断した入出力装置に割付けられた番号
がスタツク７に登録される。第１のバス制御部５
は、スタツク７から出力される番号に対応した入
出力装置のデータ・バツフア９と主記憶装置２と
の間でデータ転送を行う。そしてそのデータ転送
が終了するとスタツク７がポツプされる。
従来、第２のバスを使つて入出力装置４―０な
いし４―ｎとの間でデータ転送が行われたことに
より、主記憶装置２との間でデータ転送が必要と
なつた場合、自動的に第１のバスを使つたデータ
転送が行われ、一定状態の場合にのみ第１のバス
を使つたデータ転送に優先処理が行われる。以下
にその例を説明する。
いし４―ｎとの間でデータ転送が行われたことに
より、主記憶装置２との間でデータ転送が必要と
なつた場合、自動的に第１のバスを使つたデータ
転送が行われ、一定状態の場合にのみ第１のバス
を使つたデータ転送に優先処理が行われる。以下
にその例を説明する。
今、＃０の入出力装置４―０からデータ・バツ
フア９のＢ０をアクセスしたとき、バツフアＡと
主記憶装置２とのデータ転送を行うべく番号をス
タツク７に登録しようとする。このとき、スタツ
ク７が登録可能である場合にはその番号を登録
し、データ・バツフア９のＢ０と入出力装置４―
０との間でデータ転送を行う。その後、バツフア
Ｂをアクセスしている間は主記憶装置２とのデー
タ転送要求は行わない。ところが、スタツク７が
一杯で新たな番号が登録不可能な状態では、番号
の登録を行わず、データ・バツフア９のＢ０と入
出力装置４―０との間でデータ転送を行う。次に
データ・バツフア９のＢ１をアクセスしたとき、
再びスタツクしようとする。このような制御方式
において、スタツク制御部１１でスタツクに登録
できなかつた入出力装置の番号が優先レジスタ
（図示せず）にセツトされる。次に他の入出力装
置が第２のバスからデータ・バツフア９をアクセ
スしたとき、その入出力装置の番号が優先レジス
タの内容と比較され、その入出力装置の番号の方
が大きいときには、スタツク７に登録することが
禁止され、小さいか等しいときにはスタツク７に
登録することが許可される。ここで、登録が禁止
されると、優先レジスタにセツトされていた番号
がスタツク７に登録され、その入出力装置の番号
に優先レジスタの内容が書き替えられる。優先レ
ジスタにセツトされている番号がスタツク７に登
録された時、又はスタツク７が空になつた時に
は、優先レジスタはリセツトされ、全ての入出力
装置の番号はスタツク７に登録することが禁止さ
れることはなくなる。
フア９のＢ０をアクセスしたとき、バツフアＡと
主記憶装置２とのデータ転送を行うべく番号をス
タツク７に登録しようとする。このとき、スタツ
ク７が登録可能である場合にはその番号を登録
し、データ・バツフア９のＢ０と入出力装置４―
０との間でデータ転送を行う。その後、バツフア
Ｂをアクセスしている間は主記憶装置２とのデー
タ転送要求は行わない。ところが、スタツク７が
一杯で新たな番号が登録不可能な状態では、番号
の登録を行わず、データ・バツフア９のＢ０と入
出力装置４―０との間でデータ転送を行う。次に
データ・バツフア９のＢ１をアクセスしたとき、
再びスタツクしようとする。このような制御方式
において、スタツク制御部１１でスタツクに登録
できなかつた入出力装置の番号が優先レジスタ
（図示せず）にセツトされる。次に他の入出力装
置が第２のバスからデータ・バツフア９をアクセ
スしたとき、その入出力装置の番号が優先レジス
タの内容と比較され、その入出力装置の番号の方
が大きいときには、スタツク７に登録することが
禁止され、小さいか等しいときにはスタツク７に
登録することが許可される。ここで、登録が禁止
されると、優先レジスタにセツトされていた番号
がスタツク７に登録され、その入出力装置の番号
に優先レジスタの内容が書き替えられる。優先レ
ジスタにセツトされている番号がスタツク７に登
録された時、又はスタツク７が空になつた時に
は、優先レジスタはリセツトされ、全ての入出力
装置の番号はスタツク７に登録することが禁止さ
れることはなくなる。
しかし、或る入出力装置がバツフアＢをアクセ
スしている間バツフアＡをスタツクに登録できな
かつた場合において、次にバツフアＡを第２のバ
スを使つてアクセスしたとき、バツフアＡはまだ
主記憶装置２とのデータ転送が行われていないの
で使用不可能である。このため、スタツク７に登
録できるのを待ち、しかも、その前に登録してあ
る他のデータ・バツフアに対するデータ転送の終
了を待たなければならない。その間、第２のバス
はその入出力装置に専有されるので、第２のバス
の転送能力が低下する。
スしている間バツフアＡをスタツクに登録できな
かつた場合において、次にバツフアＡを第２のバ
スを使つてアクセスしたとき、バツフアＡはまだ
主記憶装置２とのデータ転送が行われていないの
で使用不可能である。このため、スタツク７に登
録できるのを待ち、しかも、その前に登録してあ
る他のデータ・バツフアに対するデータ転送の終
了を待たなければならない。その間、第２のバス
はその入出力装置に専有されるので、第２のバス
の転送能力が低下する。
本発明は、上記の考察に基づくものであつて、
データ転送要求を登録するスタツクが一杯で登録
できない場合にも特定の入出力装置によつてバス
が長時間専有されることがないようなデータ転送
要求スタツクのバイパス制御方式を提供すること
を目的とするものである。
データ転送要求を登録するスタツクが一杯で登録
できない場合にも特定の入出力装置によつてバス
が長時間専有されることがないようなデータ転送
要求スタツクのバイパス制御方式を提供すること
を目的とするものである。
そのために本発明のデータ転送要求スタツクの
バイパス制御方式は、主記憶装置との間でのデー
タ転送に使用する第１のバス及び複数の入出力装
置との間でのデータ転送に使用する第２のバスに
接続され、複数の入出力装置の夫々に対応して上
記第１のバスのデータ転送単位の大きさの２つの
バツフアを有するデータ・バツフア、データ・バ
ツフア制御部、第１のバス制御部、第２のバス制
御部、該第２のバス制御部から送出される入出力
装置の番号のデータ転送要求を登録するスタツ
ク、及びスタツク制御部を具備するバス変換装置
において、上記スタツクをバイパスして上記第２
のバス制御部から送出される入出力装置の番号を
上記第１のバス制御部へ供給するバイパス手段を
設けると共に、上記スタツク制御部は、上記第２
のバス制御部を通して、或る入出力装置が上記デ
ータ・バツフアの一方のバツフアをアクセスして
いる間に他方のバツフアに対するデータ転送要求
をスタツク７に登録できず、次に上記一方のバツ
フアをアクセスした場合には上記第２のバス制御
部の指示により該第２のバス制御部から送出され
た入出力装置の番号を上記第１のバス制御部に供
給するように上記バイパス手段を制御し、上記第
１のバス制御部は、上記第１のバスで処理中のデ
ータ転送が終了した後に上記スタツクから出力さ
れる番号に優先して上記バイパス手段により上記
スタツクをバイパスして供給された番号に対して
次のデータ転送を行うように構成されたことを特
徴とするものである。
バイパス制御方式は、主記憶装置との間でのデー
タ転送に使用する第１のバス及び複数の入出力装
置との間でのデータ転送に使用する第２のバスに
接続され、複数の入出力装置の夫々に対応して上
記第１のバスのデータ転送単位の大きさの２つの
バツフアを有するデータ・バツフア、データ・バ
ツフア制御部、第１のバス制御部、第２のバス制
御部、該第２のバス制御部から送出される入出力
装置の番号のデータ転送要求を登録するスタツ
ク、及びスタツク制御部を具備するバス変換装置
において、上記スタツクをバイパスして上記第２
のバス制御部から送出される入出力装置の番号を
上記第１のバス制御部へ供給するバイパス手段を
設けると共に、上記スタツク制御部は、上記第２
のバス制御部を通して、或る入出力装置が上記デ
ータ・バツフアの一方のバツフアをアクセスして
いる間に他方のバツフアに対するデータ転送要求
をスタツク７に登録できず、次に上記一方のバツ
フアをアクセスした場合には上記第２のバス制御
部の指示により該第２のバス制御部から送出され
た入出力装置の番号を上記第１のバス制御部に供
給するように上記バイパス手段を制御し、上記第
１のバス制御部は、上記第１のバスで処理中のデ
ータ転送が終了した後に上記スタツクから出力さ
れる番号に優先して上記バイパス手段により上記
スタツクをバイパスして供給された番号に対して
次のデータ転送を行うように構成されたことを特
徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
第４図は本発明の１実施例構成を示す図であ
る。第４図において、５ないし８と１１は第３図
に対応するものを示し、１２はセレクタを示す。
第１のバス制御部５は、セレクタ１２から送られ
てくる番号をセツトするレジスタを持ち、現在第
１のバスで行つているデータ転送が終了した後、
レジスタにセツトされた番号に対して次のデータ
転送を行う。セレクタ１２は、一方の入力端子が
スタツク７の出力端子に接続され、他方の入力端
子がスタツク７の入力端子に接続されてスタツク
７をバイパスしている。スタツク７の入力端子に
は、第２のバス制御部６から登録すべき入出力装
置の番号が送られてくる。データ・バツフア制御
部８は、コントロール・フラグを持ち、このコン
トロール・フラグに各入出力装置の番号対応に、
スタツク７にセツトされているか否か、データ転
送が終了（使える）状態にあるか否か、エラーの
有無などを記憶している。
る。第４図において、５ないし８と１１は第３図
に対応するものを示し、１２はセレクタを示す。
第１のバス制御部５は、セレクタ１２から送られ
てくる番号をセツトするレジスタを持ち、現在第
１のバスで行つているデータ転送が終了した後、
レジスタにセツトされた番号に対して次のデータ
転送を行う。セレクタ１２は、一方の入力端子が
スタツク７の出力端子に接続され、他方の入力端
子がスタツク７の入力端子に接続されてスタツク
７をバイパスしている。スタツク７の入力端子に
は、第２のバス制御部６から登録すべき入出力装
置の番号が送られてくる。データ・バツフア制御
部８は、コントロール・フラグを持ち、このコン
トロール・フラグに各入出力装置の番号対応に、
スタツク７にセツトされているか否か、データ転
送が終了（使える）状態にあるか否か、エラーの
有無などを記憶している。
第４図において、或る入出力装置が第２のバス
を使つて使用不可能なデータ・バツフアをアクセ
スした場合、即ち、或る入出力装置がバツフアＢ
をアクセスしている間、バツフアＡをスタツク７
に登録できずに次にバツフアＡをアクセスした場
合には、第２のバス制御部６は、データ・バツフ
ア制御部８のコントロール・フラグをみて使用不
可能なデータ・バツフアへのアクセスであること
を知る。これにより第２のバス制御部６は、その
入出力装置の番号を送出するとともに、スタツク
制御部１１にスタツク７をバイパスするようにセ
レクタ１２を制御させることにより、その入出力
装置の番号を、スタツク７に登録することなし
に、スタツク７の出力よりも優先させて第１のバ
ス制御の対象とさせる。
を使つて使用不可能なデータ・バツフアをアクセ
スした場合、即ち、或る入出力装置がバツフアＢ
をアクセスしている間、バツフアＡをスタツク７
に登録できずに次にバツフアＡをアクセスした場
合には、第２のバス制御部６は、データ・バツフ
ア制御部８のコントロール・フラグをみて使用不
可能なデータ・バツフアへのアクセスであること
を知る。これにより第２のバス制御部６は、その
入出力装置の番号を送出するとともに、スタツク
制御部１１にスタツク７をバイパスするようにセ
レクタ１２を制御させることにより、その入出力
装置の番号を、スタツク７に登録することなし
に、スタツク７の出力よりも優先させて第１のバ
ス制御の対象とさせる。
以上の説明から明らかなように、本発明によれ
ば、バス変換装置において、データ転送の状況に
より、スタツクをバイパスして主記憶装置との間
のデータ転送を優先的に処理し得るようにしたの
で、複数の入出力装置との間のデータ転送に使う
第２のバスの転送能力を低下させないようにする
ことができる。
ば、バス変換装置において、データ転送の状況に
より、スタツクをバイパスして主記憶装置との間
のデータ転送を優先的に処理し得るようにしたの
で、複数の入出力装置との間のデータ転送に使う
第２のバスの転送能力を低下させないようにする
ことができる。
第１図はデータ処理システムの構成を示す図、
第２図はデータ・バツフアの構成を説明する図、
第３図はバス変換装置の構成を示す図、第４図は
本発明の１実施例構成を示す図である。 １…中央処理装置、２…主記憶装置、３…チヤ
ネル装置、４―０ないし４―ｎ…入出力装置、５
…第１のバス制御部、６…第２のバス制御部、７
…スタツク、８…データ・バツフア制御部、９…
データ・バツフア、１０と１２…セレクタ、１１
…スタツク制御部、BC…バス変換装置。
第２図はデータ・バツフアの構成を説明する図、
第３図はバス変換装置の構成を示す図、第４図は
本発明の１実施例構成を示す図である。 １…中央処理装置、２…主記憶装置、３…チヤ
ネル装置、４―０ないし４―ｎ…入出力装置、５
…第１のバス制御部、６…第２のバス制御部、７
…スタツク、８…データ・バツフア制御部、９…
データ・バツフア、１０と１２…セレクタ、１１
…スタツク制御部、BC…バス変換装置。
Claims (1)
- １ 主記憶装置との間でのデータ転送に使用する
第１のバス及び複数の入出力装置との間でのデー
タ転送に使用する第２のバスに接続され、複数の
入出力装置の夫々に対応して上記第１のバスのデ
ータ転送単位の大きさの２つのバツフアを有する
データ・バツフア、データ・バツフア制御部、第
１のバス制御部、第２のバス制御部、該第２のバ
ス制御部から送出される入出力装置の番号のデー
タ転送要求を登録するスタツク、及びスタツク制
御部を具備するバス変換装置において、上記スタ
ツクをバイパスして上記第２のバス制御部から送
出される入出力装置の番号を上記第１のバス制御
部へ供給するバイパス手段を設けると共に、上記
スタツク制御部は、上記第２のバス制御部を通し
て、或る入出力装置が上記データ・バツフアの一
方のバツフアをアクセスしている間に他方のバツ
フアに対するデータ転送要求をスタツク７に登録
できず、次に上記一方のバツフアをアクセスした
場合には上記第２のバス制御部の指示により該第
２のバス制御部から送出された入出力装置の番号
を上記第１のバス制御部に供給するように上記バ
イパス手段を制御し、上記第１のバス制御部は、
上記第１のバスで処理中のデータ転送が終了した
後に上記スタツクから出力される番号に優先して
上記バイパス手段により上記スタツクをバイパス
して供給された番号に対して次のデータ転送を行
うように構成されたことを特徴とするデータ転送
要求スタツクのバイパス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17562983A JPS6084657A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送要求スタックのバイパス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17562983A JPS6084657A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送要求スタックのバイパス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084657A JPS6084657A (ja) | 1985-05-14 |
| JPS6248262B2 true JPS6248262B2 (ja) | 1987-10-13 |
Family
ID=15999419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17562983A Granted JPS6084657A (ja) | 1983-09-21 | 1983-09-21 | デ−タ転送要求スタックのバイパス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084657A (ja) |
-
1983
- 1983-09-21 JP JP17562983A patent/JPS6084657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6084657A (ja) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658350A (en) | Extended addressing apparatus and method for direct storage access devices | |
| CA2478570A1 (en) | Data processing apparatus and system and method for controlling memory access | |
| EP0479702A2 (en) | System for transferring data between buses, using direct memory access devices | |
| US5265228A (en) | Apparatus for transfer of data units between buses | |
| US6289403B1 (en) | Method and arrangement for controlling a data transmission | |
| JPS6084657A (ja) | デ−タ転送要求スタックのバイパス制御方式 | |
| JPH01125644A (ja) | データ転送装置 | |
| JPS58168129A (ja) | バス結合方式 | |
| US5113513A (en) | Apparatus and method for loading a program in an external storage device connected to one bus into a memory connected to a different bus | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| JPS6248260B2 (ja) | ||
| JP3293838B2 (ja) | データ転送方式 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH01142962A (ja) | データ転送制御方式 | |
| US20050071576A1 (en) | Data processing apparatus and system and method for controlling memory access | |
| JPH0148574B2 (ja) | ||
| JPH04346150A (ja) | データ転送処理システム | |
| JPH02201559A (ja) | 階層化メモリ制御装置 | |
| JPS6336021B2 (ja) | ||
| JPH01206446A (ja) | 共通バス制御方式 | |
| JPH04369753A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH0424733B2 (ja) | ||
| JPS59119465A (ja) | マイクロコンピユ−タ装置 | |
| JPS6248261B2 (ja) |