JPS6248836B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、発音体（圧電ブザー、ダイナミツ
ク・スピーカ等）の駆動方式に係る。

デイジタル回路、特にLSI回路等に於て、２つ
の周波数の音の合成音を得るためには、発音体駆
動回路の前段にアナログ回路による混合回路が必
要であつた。

本発明は上記混合回路を不要とする駆動方式を
得ることを目的としてなされたものであり、発音
体自身に混合回路の機能を持たせる構成とするこ
とにより上記目的を達成したものである。すなわ
ち、本発明の発音体駆動方式は、発音体の両端に
に互いに周波数の異なる２つの波形を印加し、発
音体内で振幅変調を行わせることにより、２つの
周波数の音の合成音を発生させるようにしたこと
を特徴とするものである。

以下、実施例を説明する。

第１図は本発明の一実施例の構成を示す構成図
である。

図に於て、Ａ，Ｂは、それぞれ独立した発振器
であり、その出力ａ，ｂの波形は各々第２図の信
号波形図に示した通りである（第２図に示すもの
は１例であり、周波数は可変である）。Ａ，Ｂの
出力端子は、それぞれ片方をGNDにする。圧電
ブザー（発音体）Ｃを図のように接続した時、Ｃ
に印加される電圧ｃ（C₂からC₁を見た電圧）の
波形は第２図に示したとおりである。これは、ａ
とｂを振幅変調した波形であり、圧電ブザーＣか
らはａ，ｂの合成音が発生する。

第３図は本発明の他の実施例の構成を示す構成
図である。

図に示したように、ダイナミツク・スピーカ
（発音体）Ｄを駆動する場合、ａ，ｂを、それぞ
れトランジスタTr１，Tr２により電力増幅し、
上記第１図の圧電ブザーＣと同様、発音体自身Ｄ
で混合することにより合成音が得られる。

第４図にLSIのハードで構成するＡ（又はＢ）
の具体的構成を示す。CGはクロツクジエネレー
タである。DVはリセツト付Ｔ形フリツプフロツ
プTF₁〜TF₈で構成した分周器、MDはデータD1
〜D8と分周器DVの出力との一致検出を行う一致
検出回路、RCは一致検出回路MDからの一致出
力を１ビツトラツチし、分周器DVをリセツトす
るリセツト回路である。リセツト回路RCには、
リセツトパルスを１：１の方形数にするＴ形フリ
ツプフロツプTF₉が含まれる。LAはCPU（図示
せず）からのデータを一時記憶するラツチ回路で
ある。

データバスから、今必要とする分周比（８ビツ
ト）が与えられると、分周器DVからの出力は、
一致検出回路MDで比較され、ラツチ回路LAの
内容と一致したとき、リセツト回路RCのｈには
１ビツトのリセツトパルスが発生する。このリセ
ツトパルスにより分周器DVはリセツトされ、再
びラツチ回路LAのデータと一致するまで、カウ
ントアツプされる。出力ａにはｈをＴ形フリツプ
フロツプTF₉で受けた波形、つまりラツチ回路
LAのデータの培の周期の方形波（デユーテイ
１：１）が得られる。

以上に説明した本発明の発音体駆動方式によれ
ば、２つの周波数の音の合成音を発生させるの
に、２つの発音体は無論、混合回路も必要とせ
ず、部品点数の減少、コストダウンをはかること
ができる。特に、LSIより直接、圧電発音体を駆
動する場合等、部品点数も少なく非常に有効であ
る。

本発明は、メロデイアラーム付時計あるいはメ
ロデイ電卓等に於て実施することができる。

【図面の簡単な説明】

第１図及び第３図は本発明の実施例の構成を示
す構成図、第２図は第１図及び第３図の説明に供
する信号波形図、第４図は第１図及び第３図に示
される発振器の具体的構成を示すブロツク図であ
る。 符号、Ａ，Ｂ：発振器、Ｃ：圧電ブザー、Ｄ：
ダイナミツク・スピーカ、Tr１，Tr２：トラン
ジスタ、CG：クロツクジエネレータ、DV：分周
器、MD：一致検出回路、RC：リセツト回路、
LA：ラツチ回路、TF₁，…，TF₈，TF₉：Ｔ形フ
リツプフロツプ。

Claims (1)

【特許請求の範囲】
1. １ 発音体の両端に互いに周波数の異なる２つの
   波形を印加し、発音体内で振幅変調を行わせるこ
   とにより、２つの周波数の音の合成音を発生させ
   るようにしたことを特徴とする発音体駆動方式。