JPS6249770B2 - - Google Patents

Info

Publication number
JPS6249770B2
JPS6249770B2 JP55028767A JP2876780A JPS6249770B2 JP S6249770 B2 JPS6249770 B2 JP S6249770B2 JP 55028767 A JP55028767 A JP 55028767A JP 2876780 A JP2876780 A JP 2876780A JP S6249770 B2 JPS6249770 B2 JP S6249770B2
Authority
JP
Japan
Prior art keywords
phase
voltage
input
microwave
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55028767A
Other languages
English (en)
Other versions
JPS56125119A (en
Inventor
Takeshi Takano
Shunichi Kasahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2876780A priority Critical patent/JPS56125119A/ja
Publication of JPS56125119A publication Critical patent/JPS56125119A/ja
Publication of JPS6249770B2 publication Critical patent/JPS6249770B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明はマイクロ波信号の発生装置に関するも
のである。更に説明を加えれば、発生するマイク
ロ波信号の位相を入力するマイクロ波信号の位相
と同期をとるために、制御電圧により所定の周波
数のマイクロ波信号を発生する電圧制御発振器
と、該電圧制御発振器の出力の位相と入力するマ
イクロ波信号の位相とを比較検波する位相検波器
と、該位相検波器の出力を増幅しその増幅出力を
入力側に正帰還して低周波数の信号を発振する直
流増幅器より構成され、該直流増幅器の出力を前
記電圧制御発振器の制御電圧とするマイクロ波位
相同期発振器に関するものである。従来マイクロ
波信号の発生装置としての位相同期発振器
(PLOと記す)は第1図の如き回路で行なわれて
いた。
第1図において、1は水晶発振器、2は高次逓
倍器、3は位相検波器、4は電圧制御発振器
(VCOと記す)、5は直流増幅器(D.C Ampと記
す)、6は抵抗R、7はコンデンサC、θiはマ
イクロ波入力規準信号位相、θ0はVCOの発振
信号位相を示す。第1図で水晶発振器1の出力は
高次逓倍器2で逓倍されて規準のマイクロ波信号
力となる。このマイクロ波信号の規準信号位相θ
iはVCO4の発振信号位相θ0と位相検波器3
で位相比較されθi−θ0の差分に相当する電圧
分がD.C Amp5に入力され、D.C Amp5の出力
でVCO4の位相を制御し、θi≒θ0になるまで
ループ制御動作が繰り返される。この場合、D.C
Amp5は抵抗6、コンデンサ7によつて正帰還
がかけられている。
PLOが位相ずれを起こすとイ点のインピーダ
ンスが上がりコンデンサ7、抵抗6、D.C Amp
5によるループで発振条件が満足されイ点の電圧
が大きくふられることになる。このためVCOの
発振周波数が掃引されることにより位相が入力の
マイクロ波信号の位相にロツクされるとイ点のイ
ンピーダンスが低下し発振は停下する。即ちこの
回路はループのキヤプチヤーレンジを結果的に増
大させている。
上記の現象について、第2図で説明する。第2
図は正帰還の発振波形を示すもので縦軸は電圧、
横軸は時間を示す。D.C Amp5の利得は数十dB
と高く正帰還のループ利得が高いので図の如く立
上り、立下りの速い波形の低周波信号を発振す
る。したがつて、VCO4はV1,V2に当する発振
周波数1,2に非常に短かい時間でステツプ
的に動くので、規準入力信号に容易に引込まれな
い。このため発振波形は出来るだけ滑めらかな特
性をもつものが望ましい。この解決策としてルー
プ利得を1に近づけることにより発振波形を正弦
波形に近い波形にする方法がある。然し、この方
法では(1)発振の立上がりに数秒かかる。(2)温度特
性が不安定である。等の欠点をもつ。
本発明は上記の欠点を解決するために、D.C
Amp5の正帰還回路に2ケのダイオードを並列
に逆向きに接続したものの一端を接地し他端を
D.C Amp5の入力端に接続して、帰還電圧を制
限する回路を設けることより発振波形を滑めらか
な特性にし、位相同期が安定にかけられるように
した。
即ち第3図が本発明の実施例の回路で図で
D1,D2はダイオード、Rvは可変抵抗器、3,
4,5,6,7は第1図と同じ部材である。動作
を説明すると、第3図ではD.C Amp5の出力電
圧のコンデンサ7、抵抗6による微分波形が、ロ
点でダイオードD1,D2により振幅制限され第
4図の如きなめらかな発振波形となる。
第4図は、第3図のサーチ回路の発振波形を示
したもので、図で横軸は時間t、縦軸は電圧Vを
示す。つぎに第4図の発振波形について第5図〜
第8図を用いて説明する。
第5図は第2図のR.Cの微分波形で第1図ロ点
の波形である。この波形ではVCOの出力はステ
ツプ的になり、安定に入力規準信号に位相同期が
行なわれない。
第6図は第1図の発振回路のR.Cの間にダイオ
ードDを挿入したものである。この場合、図ニ点
の波形は第7図の如くなり、その出力波形(図ホ
点)は第8図の様になる。この場合もVCOの出
力はステツプ的になり入力規準信号に位相同期が
安定に行なわれない。つぎに2ケのダイオード
D1,D2を並列に逆方向に第3図の如く接続する
と第7図で示した波形の上・下がクリツプされ
て、第4図に示すなめらかな発振波形となる。第
4図の発振波形を用いればVCOよりの出力は入
力規準信号に引き込まれ安定な位相同期が行なわ
れる。この様な発振波形を用いると位相同期の応
答が確実で動作時間も速く安定に動作し、温度特
性もよい。これをまとめると次の様な利点があげ
られる。
(1) 発振回路のループ利得を下げても安定に同期
がかけられる。
(2) 従つて規準入力信号レベルを下げて使用でき
る。
(3) 従つて(2)の条件より装置全体のコストを下げ
ることが出来る。
(4) ループの雑音帯域幅を充分下げられるので
FM雑音の少ないマイクロ波信号の発生装置が
得られる。
【図面の簡単な説明】
第1図は本発明を説明するための従来例の位相
同期発振回路図、第2図は従来例のR−C−D.C
Ampによる発振波形、第3図は本発明の一実施
例を示す回路図、第4図は本発明に用いられる発
振波形を示す図、第5図〜第8図は第4図の発振
波形を説明するための図を示す。

Claims (1)

  1. 【特許請求の範囲】 1 制御電圧Vcにより所定の周波数のマイクロ
    波信号を発振する電圧制御発振器4と、該電圧制
    御発振器4の出力の位相(θ0)と入力するマイ
    クロ波信号の位相(θi)とを比較して両マイク
    ロ波信号の位相差(θ0−θi)に比例する電圧
    を出力する位相検波器3と、該位相検波器3の出
    力電圧を増幅し自身の入力側に正帰還して低周波
    信号の発振を起す直流増幅器5からなり、該直流
    増幅器5の出力を前記電圧制御発振器4の制御電
    圧Vcとすることにより電圧制御発振器4の出力
    するマイクロ波信号の位相(θ0)を前記入力す
    るマイクロ波信号の位相(θi)に一致させるマ
    イクロ波位相同期発振器において、 前記直流増幅器5の出力側から自身の入力側に
    正帰還する電圧の振幅を一定値に制限する電圧制
    限回路8を付加することを特徴とするマイクロ波
    位相同期発振器。 2 上記電圧制限回路8が2ケのダイオードD
    1,D2を並列に逆向きに接続したものの一端を
    接地し他端を前記直流増幅器5の入力端に接続し
    て成ることを特徴とする特許請求の範囲第1項に
    記載のマイクロ波位相同期発振器。
JP2876780A 1980-03-07 1980-03-07 Microwave phase synchronizing oscillator Granted JPS56125119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2876780A JPS56125119A (en) 1980-03-07 1980-03-07 Microwave phase synchronizing oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2876780A JPS56125119A (en) 1980-03-07 1980-03-07 Microwave phase synchronizing oscillator

Publications (2)

Publication Number Publication Date
JPS56125119A JPS56125119A (en) 1981-10-01
JPS6249770B2 true JPS6249770B2 (ja) 1987-10-21

Family

ID=12257552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2876780A Granted JPS56125119A (en) 1980-03-07 1980-03-07 Microwave phase synchronizing oscillator

Country Status (1)

Country Link
JP (1) JPS56125119A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047307U (ja) * 1983-09-08 1985-04-03 アンリツ株式会社 Pll回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5157276A (ja) * 1974-11-15 1976-05-19 Fujitsu Ltd
JPS524153A (en) * 1975-06-27 1977-01-13 Fujitsu Ltd Pull-in circuit

Also Published As

Publication number Publication date
JPS56125119A (en) 1981-10-01

Similar Documents

Publication Publication Date Title
JPH07170176A (ja) Pll回路の同調周波数をセットアップする装置およびその方法
US5517159A (en) Frequency modulating system including feedback clamping circuit
KR880700544A (ko) 전자 동조식 fm 수신기
KR910007706B1 (ko) Pll 회로를 갖고 있는 송신기 및 주파수 변동 억제 방법
US4206420A (en) Phase locked loop with automatic sweep
US4039968A (en) Synchronizing circuit
EP0435881A1 (en) SAMPLE AND PHASE HOLD DETECTOR FOR PHASE LOCKED LOOP.
US5239271A (en) Microwave synthesizer
US5621349A (en) Device for controlling an output level of an FM detecting circuit using phase locked loop
US5117204A (en) Phase locked loop circuit
US4634999A (en) RF oscillator frequency stabilizing circuit using self-mixing with reference frequency
JP3818694B2 (ja) テレビジョン信号の受信回路
JPH01236820A (ja) 印加信号の周波数および位相に信号周波数と位相を迅速かつ低ノイズで合わせるためのサーボ装置
US5347240A (en) Circuit and method for automatically controlling the carrier frequency of a video recording device
JP3712141B2 (ja) 位相同期ループ装置
SU584262A1 (ru) Преобразователь частоты с фазовой автоподстройкой
JPS623944Y2 (ja)
JP2860177B2 (ja) 位相同期回路
JPS6147469B2 (ja)
JPH04139917A (ja) Pll回路
KR830001120B1 (ko) 텔레비전 수상기
JPS6356018A (ja) Pllの同期引き込み方式
JPH0380607A (ja) 衛星放送受信機
JPS6247378B2 (ja)
JPH0797745B2 (ja) 位相同期回路