JPS62501393A - 並列接続された半導体スイッチ素子を動作させる方法 - Google Patents

並列接続された半導体スイッチ素子を動作させる方法

Info

Publication number
JPS62501393A
JPS62501393A JP61500344A JP50034486A JPS62501393A JP S62501393 A JPS62501393 A JP S62501393A JP 61500344 A JP61500344 A JP 61500344A JP 50034486 A JP50034486 A JP 50034486A JP S62501393 A JPS62501393 A JP S62501393A
Authority
JP
Japan
Prior art keywords
switch
elements
current
output
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61500344A
Other languages
English (en)
Inventor
ウパデイエイ、アナンド
ウオールド、ウイリアム・ダブリユ
ソロツト、ピエール
Original Assignee
サンドストランド・コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンドストランド・コ−ポレ−ション filed Critical サンドストランド・コ−ポレ−ション
Publication of JPS62501393A publication Critical patent/JPS62501393A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、一般に電力スイッチング回路、特に2個以上の並列接続された半導 体スイッチを動作させる方法に関するものである。
背景技術 電力回路を設計する際には、一方の素子の定格電流処理容量を超える電流レベル が負荷へ供給され得るようlこ、2個以上の半導体電力スイッチを並列に接続し かつ両方を同時に動作させるこさが時々必要である。
パッケージの制限が単一の大型半導体素子の使用を否定する時にも、電力スイッ チの並列動作は時々用いられる。しかしながら、並列動作は、並列接続された素 子の内部抵抗並びにターンオン時間およびターンオフ時間の変動に由来する電流 分担の問題に出会う。これら変動は、製造許容値すなわち種々の素子の相互接続 に関連した寄生パラメータの差および異なる接合温度での動作による素子電気特 性の差に由来し得る。
電流分担は、最適値よりも小さい回路動作を起させ、また並列接続された多数の 半導体素子のうちの1個以上を、素子による電流の不平等負担のせいで破壊さえ させ得る。不平等な電流分割は、最初のうち各素子によって扱われる小さな電流 差さして現われるが、1個以上の素子が電流の大部分を通電して上述した困難に なる点まで生成し得る。
過去においては、そのような問題は、注意深く整合された半導体素子を使って定 常状態電流と過渡電流が大体等分に分担されることを確保することにより、概小 にされた。並列素子は立上りが非常に速いパルスで同時にトリガされ、そして特 定化されたパッケージ技術は並列素子組の電気的かつ熱的インピーダンスを等し くするのに使用された。
上述した問題に対する別な解決策は、各素子に接続された結合リアクトルや別な インピーダンスを使用して素子特性の不整合を補償するこ吉だった。例えば米国 特許第3.699.358最明m書には、複数個の並列接続されたトランジスタ のエミッタ回路に接続されたトランスを使用してトランジスタ間の等しい電流分 割を確実にすることが開示されている。他の解決策は米国特許第4.207、4 78号明細書に開示されており、これは複数個の並列接続されたトランジスタの べ・−ス・ドライブ回路にインピーダンス素子を使用して半導体素子のターンオ フ時にそのコレクク電流を等しくすることを教示する。
電流分担問題に対する上述の解決策は、それぞれ適正な整合を保証するのに素子 を試験する必要があり、またかさばり、雑音を発し、高価でかつ装置効率を下げ る別な構成部品を使用する必要があり、更には素子の電気的かつ熱的インピーダ ンスを等しくするのに特定のパッケージ技術を必要とするので、完全には満足で ないことが分った。
その上、並列接続のために整合された素子組を調達するのに要した時間と費用は ばく大である。整合した並列接続素子組の一方を取り替えることが必要である時 に、保守および修理の問題も起る。そのような場合に、同様な電流定格および電 圧定格の既製の標準素子は交換品として通常使用され得ないので、故障した素子 の電気特性に整合する素子を特別注文しなければなこの発明によれば、N個の並 列接続された半導体電力スイッチ素子から成る電力スイッチを動作させて平均出 力電流■AVを生じる方法は電流分担問題を避けると同時Zこ、各電力スイッチ 素子が平均出力電流T、AVよりも小さい平均電流を通電する。
電力スイッチが通電ずべき期間中、各電力スイッチ素子は一度に1個が動作され て一連のNパルスを発生し、各スイッチは1シーケンス中に1パルスを発生ずる ように動作される。そのシーケンスは電力スイッチの全”オン“時間の間反復さ れる。スイッチ素子は成るデユティ・カイクルでピーク電流を通電し、これは各 スイッチ素子が各シーケンス中一度に1個動作されるので、2個以上の電力スイ ッチが同時に通電する期間が無く、従って電流分担の問題は避けられる。よって 、この発明の方法は、並列接続されたスイッチ素子の電気特性を整合させる必要 がない。その」=、各スイッチ素子によって扱われるべき電流のレベルが予め分 っておりかつスイッチ素子の寿命にくらべて一定のま\であるので、半導体素子 が並列に動作される時に必要である通常の定格下げを行うこ吉なく各スイッチは 上述の電流レベルに適合できるサイズにされ得る。
また、各スイッチ素子の動作周波数は各スイッチによって生じさせられた出力電 力の周波数よりも低いので、特定の出力周波数に対してより低い周波数のスイッ チ素子が使用され得る。
図面の簡単な説明 第1図は、N個の並列接続されたスイッチ素子杏共にスイッチ制御器のブロック 図である。
第2図および第4図は各々、並列接続された電力スイッチ素子を動作させる従来 の方法を例示する一組の波形図である。
第3図は、この発明Zこより2個の並列後続さイア、たスイッチ素子を動作させ て第2図に示したのき同じ出力電流波形を生じる方法を例示する一組の波形図で ある。
第5図は、この発明により2個の並列接続されたスイッチ素子を動作させて第4 図の出力波形の周波数よりもかなり高い周波数で出力波形を生じる方法を例示す る一組の波形図である。
第6図は、各ス、インチが最媛のオフ時間で動作される2個の並列接続されたス イッチ素子を動作させる従来方法を例示する一組の波形図である。
第7図および第8図は各々、この発明により異なるデユティ・サイクルに対して 第4図に例示したのと同一の最短オフ時間で2個の並列接続された電力スイッチ 素子を動作させる方法を例示する一組の波形図である。
この発明を実施するための最良の態様 第1図を参照ずれば、そこには電力スイッチ10が示されている。この電力スイ ッチ10は、スイッチ制御器12によって動作されると電源V÷から負荷14へ 供給される出力電流を生じるN個の並列接続された電力スイッチ素子Q1〜QN の形態をしている。スイッチ素子Q1〜QNは、バイポーラ・トランジスタとし て図示したが、サイリスク、ケートターンオフ・サイリスク(GTO)、非対称 →ノ゛イリスタ、バイポーラ静止訪導トランジスタ、電界制御サイリスタ、絶縁 ゲート・トランジスタ、MOSFETまたは他の同様な電力半導体素子でも良い ことに注目されたい。
第2図は、N : 2の場合に第1図1こボした並列接続スイッチ素子を動作さ せる従来方法を例示する。この場合、各スイッチ素子Q1.Q2はそ、11ぞれ スイッチ素子電流11.I2を生じ、2つのスイッチ素子電流が加算され°C出 力電流を生じる。
第2図から分るように、各スイッチぷ子Q1.Q2によって理想的に扱われるピ ーク電流は特定の電流IPに等しく、総ピーク電流は2Ipに等しい。しかしな がら、実際には、スイッチ素子Q1とQ2は完全には整合されないので、一方の スイッチ素子は他方のスイッチ素子よりも多い電流を扱う。そこで、土述した種 々の要因によって生じられる素子特性の避1づられない不整合を考慮するために 、スイッチ素子Q、 (!: Q2の組み合わせの定格を約10〜20裂下げる 必要がある。
スイッチ素子によって扱われるピーク電流は組み合わされ、その平均値工AVが スイッチ素子によって通電される平均電流の和に等しい出力電流を生じる。素子 平均電流は、各スイッチ素子によって扱われるピーク電流および出力波形の全周 期に対する′”オン゛時間の比すなわちデユティ・サイクルに依存する。この場 合、各スイッチ素子のデユティ・サイクルは電力スイッチの出力波形のデユティ ・サイクルに等しい。
第3図には、N個の並列接続されたスイッチ素子を動作させて第2図に例示した のと同一=−の出力電流波形IQを生じるための方法が例示されでいる。N個の スイッチ素子は、ブリッジへの入力電力によって自然転流させられるブリッジ型 コンバータの一部で良い。第3図はN−2の場合であるが、Nは所望ならば6以 上でも良いことに注目されたい。
出力波形■oは、14個のスイッチ素子を一度に1個動作させ、各スイッチ素子 にN個の次々のパルスのうちの1パルス(その振幅が2工pに等しい)を発生さ せることにより、生じられる。換言すれば、第3図の例では、スイッチ素子Q、  4 Q、2が交互に動作され、スイッチ素子出力は組み合わされて所望の出力 波彫工0を生じる。
第6図の波形を調べれば理解できるように、各スイッチ素子はj、/N X出力 IQの周波数で動作する。すなわち各スイッチ素子のデユティ・サイクルは出力 IOのデユティ・サイクルよりも小さく、そして各スイッチ素子は1/N×平均 出力電流IAVに等しい平均電流を通電する。
スイッチ素子Q1およびQ2は慣用の方法で動作されても同一の平均電流工AV を生じるためにこれらスイッチ素子が通電するピーク電流よりも大きなピーク電 流を通電するこLを要求される間、各スイッチ素子によって通電された平均電流 は各スイッチ素子がそれ相応に短い時間通電することのせいて従来の動作方法に よるのき同じのま\である。各スイッチ素子によって通電された平均電流とピー ク電流のこの関係は)サイリスタ、GTOlM OS F E T駆動用バイポ ーラ・トランジスタおよびその他同様な半導体素子のような大きなピーク電流対 平均電流比を有する素子に、この発明の方法を使用するのを特に適させる。もぢ ろん、各電流定格パラメータすなわち各素子の平均電流、ピーク電流およびRM  S電流は定格値内に確実に維持される必要がある。
この発明の方法は、」−述した慣用の動作方法にくらべて幾つかの利点をもって いる。慣用の方法の場合、熱的および電気的インピーダンスの差を最小にするた めに最適にパッケージされて注意深く整合された素子組は無力化するのを避ける ために定格が約10〜20%下げられて並列路間に完全な平衡を得る。しかしな がら、この発明の方法を利用する時に、回路は素子を特別に整合したり熱的およ び電気的インピーダンスを注意深く等しくさせたりする必要無しに10〜20係 多い電流を通電するように設計されることができる。換言すれば、相当な定格下 げは不要である。
第2の利点は、各並列素子のスイッチング周波数がスイ・ノチ素子の組み合わせ によって生じられた出力の周波数よりも本来低いこ吉による。事実、スイッチ素 子は一緒になって周波数Fの出力を発生できるが、各スイッチ素子は周波数F/ N (Nは並列接続された素子の数)でスイッチングできることだけが必要であ る。
第4図は出力■oを発生するような仕方でN個の並列接続されたスイッチ素子を 動作させる従来方法を例示し、出カニ○は平均出力電流工Avを生じるために各 パルスが振幅工PKおよび持続時間TDを有する一連のパルスを含む。第2図に ついて注目されたように、各スイッチ素子が1/2 、TPK 、 1/2 I AVに等しいそれぞれピーク電流、平均電流を通電しかつそのデユティ・サイク ルが出力IQのデユティ・サイクルに等しいように、一対のスイッチ素子は慣用 の方法によって同時に動作される。
第5図は、波形IQの周波数よりも高い周波数で工Avに等しい平均値を有する 出力電流IQを生じるために、この発明によりN個の並列接続されたスイッチ素 子を動作させる方法を例示する。出力電流波形は一連のNパルスから成り、各パ ルスはパルス幅Tオフおよび振幅IpKを有する。各シーケンス内のパルスは、 各スイッチ素子が各シーケンス中1つの電流パルスを通電するように、スイッチ 素子を一度に1個動作させるこさによって発生される。持続時間Tオンは、スイ ッチ素子の個数Nおよび電力スイッチからの出力電流の所望のデユティ・サイク ルによって決定される。
例えば、第5図から分るように、出力電流Jo“の第1パルスP1は、スイッチ 素子Q1が工PKに等しいピーク電流を通電するように、Tオンに等しい期間ト ランジスタQ1を導通状態にゲートすることにより、発生される。第1パルスP 1に続くオフ時間Tオフ中どちらのトランジスタQ1.Q2もオンてはない。そ の後I・ランジスタQ2はTオンに等しい期間オンにゲートされ% 工PKに等 しいピーク・レベルを有する電流パルスP2を通電させる。
パルスP2の後に別なオフ時間Tオフがあり、プロセスが反復することによって 平均レベルエAVおよび出力周波数(第2図について前述した従来方法を使って 生じられた電力の出力周波数の約2倍である)を有する出力電力を導出する。
第4図に示した波形は、最大デユティ・サイクルで各トランジスタQ1 、 Q 2のための一番速い実用スイッチング速度を表わすとしよう。第5図に示した波 形を発生させるために同一の素子が利用される時に、出力電力の周波数は2倍に されるのみならず、出力波形の正味のオフ時間が短くされる反面各素子のデユテ ィ・サイクルは増大される。これら利点は、スイッチ素子と一緒に使用される入 力フィルタおよび出力フィルタの設計を簡単にする。その上、各素子に関連した 損失は、従来の動作方法さ比較した時に大体同じにずべきである。
通電期間と通電期間の間に比較的長い遅延時間または休止時間を要する並列接続 素子の場合には別な利点が生じる。そのような素子の一例はGTOであり、これ はクーンオン時間の5倍ないし10倍程度の遅延時間ないし休止時間を要する。
そのような制限は慣用の高周波スイッチング回路におけるGTOの有用さを抑1 u1]する。第6図に例示したように、素子Q1とQ2がGTOであり、これら がオン状態とオフ状態に切り換えられ、隣接するオン状態間に最短の遅延時間ま たはオフ時間が挿入されるさしよう。第7図はこの発明の方法を使用したGTO の動作を例示する。この場合、最短のオフ時間は各素子によって扱われた平均電 流および平均出力電流と同様に各素子毎に維持されるが、出力電力の周波数はそ れでも慣用のトリガ技術を使った時に生じられる周波数の約4倍である。この周 波数上昇は、電力回路全体の重量および容積をかなり低減させる。そのJ:、G TOまたは他の同様な素子は比較的高い周波数スイッチング回路に利用され得る 。
第7図に見られた出力電力のデユティ・サイクルは、第8図に示した波形に応じ て素子Q1およびQ2を制御するこさによって最大値まで増大され得るこ吉に注 目されたい。そのような場合、各素子Q、1 、 Q2によって扱われるピーク 電流は第7図に示した状態と比較して低減され、従・って平均出力電流丁Avは 第7図および第8図に例示した波形の各々に対して等しい。
従来方法によって動作される回路の最適出力周波数とこの発明の方法を利用して 得られることができる出力周波数との間に下記の関係があることが分った。
T2:(T1/Tオフ広短)(N−1)fまたゾし、flは従来方法を利用する 回路の最適出力周波数であり、T2はこの発明の方法を利用する回路の出力周波 数てあり、T1はflの周期に等しく、Tオン m短は選択した素子の許容最短 オフ時間に等しく、モしてNは並列接続された素子の数に等しい。
要するに、N個の並列接続された電力スイッチ素子は持続時間Tオンの間一度に 1個たけ動作されて平均電流I A V/Nを生じ、各スイッチ素子によって生 じられた電流は加算されて平均レベルIAVの出力電流を生じる。
事実、これは各素子のデユティ・()・イクルが出力電力のデユティ・サイクル よりもかなり小さいことを意味する。
こ\に例示した波形はN個の並列接続された素子が周期的に動作されて周期性出 力を生じるこきを示すが、制御電極における連続性電流によって閉状態に維持さ れるべきソリッドステート接触器の場合におけるように素子は連続性出力を生じ るように交互に動作されaJるこ吉に注目されたい。
FIG、 1 FIG、 4従来技術 FIG、 6 FfG、 7 口G、 8 補正書の翻訳文提出書(特許法第184条の7第1項)昭和61年 8月21日

Claims (5)

    【特許請求の範囲】
  1. 1.電源に結合された電力スイッチを動作させて選択した出力デュティ・サイク ルで所望の平均レベルIAVを有する出力を生じ、前記電力スイッチがN個の並 列接続された半導体スイッチ素子から成り、その各々がIAV/Nに等しい平均 電流を通電する方法において、N個のスイッチ素子の各々を時間Tオンの間動作 させるが残りのスイッチ素子をオフ状態に維持して−連のパルスを生じ、従って 各スイッチ素子が前記電力スイッチの選択した出力デュティ・サイクルよりも小 さいデュティ・サイクルで動作される、 ことを特徴とする動作方法。
  2. 2.N個の並列接続された半導体スイッチ素子および平均出力電流を有する電力 スイッチを動作させる方法において、 半導体スイッチ素子の各々を一度に1個が導通するように動作させ、スイッチの 平均出力電流をNで除した値に等しい平均電流を通電する、 ことを特徴とする動作方法。
  3. 3.N個の並列接続された半導体スイッチ素子および選択したデュティ・サイク ルをもつ平均出力電流を有する電力スイッチを周期的に動作させる方法において 、前記電力スイッチの名サイクル毎に、半導体スイッチ素子の各々をスイッチの デュティ・サイクルよりも小さいデュティ・サイクルで一度に1個が導通するよ うに動作させ、スイッチの平均出力電流をNで除した値に等しい平均電流を通電 する、 ことを特徴とする動作方法。
  4. 4.電源に結合されたN個の並列接続されたスイッチ素子から成り、所望の平均 レベルをもつ一連のNパルスを有する出力を生じるための電力スイッチを動作さ せる方法であって、 (a)第1スイッチ素子を閉じかつ残りの(N−1)個のスイッチ素子を開状態 に維持してNパルスのうちの第1パルスを生じ、 (b)1全てのスイッチ素子をターンオフし、(c)スイッチ素子のうちの別な スイッチ素子を閉じかつ残りの(N−1)個のスイッチ素子を開状態に維持して Nパルスのうちの次のパルスを生じ、そして(d)ステップ(b)および(c) を繰り返し、従ってN個のスイッチ素子の各々が出力の各サイクル中に1回動作 され、各スイッチ素子が所望の平均レベルをNで除した値に等しい平均レベルを 生じる、 ことから成る動作方法。
  5. 5.電力スイッチが選択したデュティ・サイクルを有し、そしてステップ(a) および(c)の各々が電力スイッチのデュティ・サイクルよりも小さいデュティ ・サイクルで各スイッチ素子を動作させるステップを含む請求の範囲第4項記載 の動作方法。
JP61500344A 1984-12-31 1985-12-19 並列接続された半導体スイッチ素子を動作させる方法 Pending JPS62501393A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/687,803 US4616142A (en) 1984-12-31 1984-12-31 Method of operating parallel-connected semiconductor switch elements
US687803 1996-07-19

Publications (1)

Publication Number Publication Date
JPS62501393A true JPS62501393A (ja) 1987-06-04

Family

ID=24761910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61500344A Pending JPS62501393A (ja) 1984-12-31 1985-12-19 並列接続された半導体スイッチ素子を動作させる方法

Country Status (5)

Country Link
US (1) US4616142A (ja)
EP (1) EP0207145A4 (ja)
JP (1) JPS62501393A (ja)
CA (1) CA1229379A (ja)
WO (1) WO1986004164A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529994A (ja) * 2000-03-31 2003-10-07 リング ダイナミック システムズ リミテッド 高周波スイッチモード電力増幅器
JP2004023987A (ja) * 2002-06-20 2004-01-22 Lg Electronics Inc スイッチング回路
JP2017063604A (ja) * 2015-09-24 2017-03-30 株式会社デンソー 電力変換回路の制御装置

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694227A (en) * 1986-04-14 1987-09-15 Everest & Jennings, Inc. Current sharing circuit
JPS63200224A (ja) * 1987-02-14 1988-08-18 Fanuc Ltd キ−ボ−ド装置
JP2656537B2 (ja) * 1988-04-13 1997-09-24 株式会社日立製作所 電力用半導体装置
JPH0766958B2 (ja) * 1989-03-20 1995-07-19 株式会社東芝 静電保護回路
WO1991005400A1 (de) * 1989-09-29 1991-04-18 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zum betrieb von ohmschen leistungsverbrauchern hoher leistung
FR2656174B1 (fr) * 1989-12-15 1995-03-17 Bull Sa Procede et dispositif de compensation de la derive en courant dans un circuit integre mos, et circuit integre en resultant.
US5047656A (en) * 1990-07-19 1991-09-10 Westinghouse Electric Corp. Continuous duty circuitry for high speed switching of current from a constant current source
US5097142A (en) * 1990-12-17 1992-03-17 Motorola, Inc. Balancing network for parallel connected transistors
US5362996A (en) * 1992-06-10 1994-11-08 Intel Corporation Staggered output circuit for noise reduction
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
US5373201A (en) * 1993-02-02 1994-12-13 Motorola, Inc. Power transistor
EP0616464B1 (en) * 1993-03-15 1999-06-02 Canon Kabushiki Kaisha Signal processor
US5384546A (en) * 1993-11-08 1995-01-24 International Business Machine Corp. Time domain component multiplexor
IT1271151B (it) * 1994-03-21 1997-05-27 Bticino Spa Dispositivo per la regolazione dell'energia trasferita a un carico elettrico
FR2721773B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Dispositif de mise en veille partielle d'une source de polarisation et circuit de commande d'une telle source.
JPH09140126A (ja) * 1995-05-30 1997-05-27 Linear Technol Corp 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
FI110370B (fi) * 1998-07-31 2002-12-31 Lexel Finland Ab Oy Järjestely elektronisen tehonsäätimen radiohäiriöiden eliminoimiseksi
ES2208279T3 (es) * 2000-03-15 2004-06-16 Ct-Concept Technologie Ag Procedimiento para el funcionamiento de una disposicon en paralelo de conmutadores de semiconductores de potencia.
JP2001282371A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc ボルテージレギュレータ
DE60030704T2 (de) 2000-07-10 2007-10-04 Stmicroelectronics S.R.L., Agrate Brianza Spannungschaltregler, mit einer Treiberschaltung eines MOS-Leistungsschalters
DE10045148B4 (de) * 2000-09-13 2005-10-13 Hella Kgaa Hueck & Co. Verfahren zur Anstuerung von zwei oder mehr parallelgeschalteten Transistoren zur Bestromung einer Last im Linearbetrieb
US7394445B2 (en) 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
US7049798B2 (en) * 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US6949916B2 (en) 2002-11-12 2005-09-27 Power-One Limited System and method for controlling a point-of-load regulator
US7456617B2 (en) 2002-11-13 2008-11-25 Power-One, Inc. System for controlling and monitoring an array of point-of-load regulators by a host
US6833691B2 (en) 2002-11-19 2004-12-21 Power-One Limited System and method for providing digital pulse width modulation
US7737961B2 (en) 2002-12-21 2010-06-15 Power-One, Inc. Method and system for controlling and monitoring an array of point-of-load regulators
US7836322B2 (en) 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
US7249267B2 (en) 2002-12-21 2007-07-24 Power-One, Inc. Method and system for communicating filter compensation coefficients for a digital power control system
US7743266B2 (en) 2002-12-21 2010-06-22 Power-One, Inc. Method and system for optimizing filter compensation coefficients for a digital power control system
US7673157B2 (en) 2002-12-21 2010-03-02 Power-One, Inc. Method and system for controlling a mixed array of point-of-load regulators through a bus translator
US7266709B2 (en) 2002-12-21 2007-09-04 Power-One, Inc. Method and system for controlling an array of point-of-load regulators and auxiliary devices
US7882372B2 (en) 2002-12-21 2011-02-01 Power-One, Inc. Method and system for controlling and monitoring an array of point-of-load regulators
US7373527B2 (en) * 2002-12-23 2008-05-13 Power-One, Inc. System and method for interleaving point-of-load regulators
US6825641B2 (en) * 2003-01-22 2004-11-30 Freescale Semiconductor, Inc. High efficiency electrical switch and DC-DC converter incorporating same
US7023190B2 (en) * 2003-02-10 2006-04-04 Power-One, Inc. ADC transfer function providing improved dynamic regulation in a switched mode power supply
US7710092B2 (en) 2003-02-10 2010-05-04 Power-One, Inc. Self tracking ADC for digital power supply control systems
US7080265B2 (en) 2003-03-14 2006-07-18 Power-One, Inc. Voltage set point control scheme
US6936999B2 (en) 2003-03-14 2005-08-30 Power-One Limited System and method for controlling output-timing parameters of power converters
US6788036B1 (en) * 2003-03-28 2004-09-07 Ower-One Limited Method and system for current sharing among a plurality of power modules
FR2858137B1 (fr) * 2003-07-24 2006-01-27 Valeo Climatisation Systeme de controle de vitesse d'un moteur de groupe moto-ventilateur, notamment pour une installation de chauffage et/ou de climatisation de vehicule automobile
US7872454B2 (en) * 2003-08-21 2011-01-18 Marvell World Trade Ltd. Digital low dropout regulator
US7760525B2 (en) * 2003-08-21 2010-07-20 Marvell World Trade Ltd. Voltage regulator
US7002818B2 (en) * 2003-12-19 2006-02-21 Silent Power, Inc. Power converter with improved output switching timing
US7372682B2 (en) 2004-02-12 2008-05-13 Power-One, Inc. System and method for managing fault in a power system
US8324872B2 (en) 2004-03-26 2012-12-04 Marvell World Trade, Ltd. Voltage regulator with coupled inductors having high coefficient of coupling
US20050286709A1 (en) * 2004-06-28 2005-12-29 Steve Horton Customer service marketing
US7190152B2 (en) * 2004-07-13 2007-03-13 Marvell World Trade Ltd. Closed-loop digital control system for a DC/DC converter
US7498779B2 (en) * 2005-01-28 2009-03-03 Broadcom Corporation Voltage supply interface with improved current sensitivity and reduced series resistance
US7141956B2 (en) 2005-03-18 2006-11-28 Power-One, Inc. Digital output voltage regulation circuit having first control loop for high speed and second control loop for high accuracy
US7554310B2 (en) 2005-03-18 2009-06-30 Power-One, Inc. Digital double-loop output voltage regulation
US7239115B2 (en) 2005-04-04 2007-07-03 Power-One, Inc. Digital pulse width modulation controller with preset filter coefficients
US7327149B2 (en) 2005-05-10 2008-02-05 Power-One, Inc. Bi-directional MOS current sense circuit
US7834613B2 (en) 2007-10-30 2010-11-16 Power-One, Inc. Isolated current to voltage, voltage to voltage converter
EP2587670A1 (en) * 2011-10-26 2013-05-01 ABB Technology AG Control contact driving system
US9804613B2 (en) * 2013-07-22 2017-10-31 The Boeing Company Parallel transistor circuit controller
US10587194B2 (en) * 2014-08-20 2020-03-10 Navitas Semiconductor, Inc. Power transistor with distributed gate
US9912279B2 (en) 2015-07-27 2018-03-06 Hamilton Sundstrand Corporation Circuit with current sharing alternately switched parallel transistors
US10020759B2 (en) 2015-08-04 2018-07-10 The Boeing Company Parallel modular converter architecture for efficient ground electric vehicles
JP7044049B2 (ja) * 2018-12-20 2022-03-30 三菱電機株式会社 半導体装置
FR3103655B1 (fr) * 2019-11-27 2022-12-16 Commissariat Energie Atomique Module de commutation et convertisseur de puissance comportant un tel module
CN110994960A (zh) * 2019-12-06 2020-04-10 苏州浪潮智能科技有限公司 一种电源电路及均流方法
US11733680B2 (en) * 2020-03-23 2023-08-22 Hamilton Sundstrand Corporation Control of matrix converters using machine learning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942754B2 (de) * 1969-08-22 1975-07-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für den selbsttätigen Abgleich einer einem elektrischen Nutzsignal überlagerten Störspannung
US3675114A (en) * 1971-06-14 1972-07-04 Forbro Design Corp High current voltage/current regulator employing a plurality of parallel connected power transistors
US3769483A (en) * 1972-05-25 1973-10-30 Colt Ind Operating Corp Power supply circuit and method of electrical discharge machining
US4532443A (en) * 1983-06-27 1985-07-30 Sundstrand Corporation Parallel MOSFET power switch circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529994A (ja) * 2000-03-31 2003-10-07 リング ダイナミック システムズ リミテッド 高周波スイッチモード電力増幅器
JP2004023987A (ja) * 2002-06-20 2004-01-22 Lg Electronics Inc スイッチング回路
JP2017063604A (ja) * 2015-09-24 2017-03-30 株式会社デンソー 電力変換回路の制御装置

Also Published As

Publication number Publication date
CA1229379A (en) 1987-11-17
US4616142A (en) 1986-10-07
EP0207145A1 (en) 1987-01-07
EP0207145A4 (en) 1988-10-27
WO1986004164A1 (en) 1986-07-17

Similar Documents

Publication Publication Date Title
JPS62501393A (ja) 並列接続された半導体スイッチ素子を動作させる方法
Mak et al. Switched-capacitor inverter with high power density and enhanced regulation capability
US4203151A (en) High-voltage converter circuit
JP2636841B2 (ja) スイツチングタイム修正回路
JP4540714B2 (ja) 複数のスイッチング電圧レベルのスイッチングのためのコンバータ回路
JPH07298644A (ja) インバータと制御回路とを含んでなる回路配置
EP3241275A1 (en) Multi-level class d audio power amplifiers
Karasani et al. A modified switched-diode topology for cascaded multilevel inverters
EP4668567A1 (en) Converter and anpc circuit driving method therefor
JPS5826573A (ja) 急速にスイツチングするインバ−タ回路
Biswas et al. A new level shifted carrier based PWM technique for a 5-level multilevel inverter used in induction motor drives
JPH03103079A (ja) Gtoサイリスタを用いた電力変換回路に於けるエネルギの回生装置及びその方法
Muroya et al. Four-step commutation strategy of PWM rectifier of converter without DC link components for induction motor drive
Ponkumar et al. Realization of cascaded multilevel inverter
JPS5996876A (ja) インバ−タ装置
JP6009833B2 (ja) 電力変換装置
JP3150521B2 (ja) ブリッジ回路及びインバータ装置
Khan et al. A New Topology For Cascaded Multi-Level Inverter With Symmetrical Extension of H-Bridge
Das et al. Systematic approach to improve performance of asymmetrical 21‐level inverter with fewer components
JPH02294278A (ja) インバータ装置
Prem et al. A New Multilevel Inverter Topology to Integrate Wind-Solar Hybrid System without A Common DC Bus
RU2069446C1 (ru) Инвертор
JPH0410317B2 (ja)
JP2025539559A (ja) パルス成形装置及びこれを用いたパルス成形方法
Anbarasan et al. A NEW PWM MODULATED MULTILEVEL INVERTER TOPOLOGY WITH REDUCED SWITCH COUNT IN CONDUCTION PATH