JPS6250992B2

JPS6250992B2 -

Info

Publication number: JPS6250992B2
Application number: JP53086572A
Authority: JP
Inventors: Junichi Nishizawa
Original assignee: Individual
Current assignee: Individual
Priority date: 1978-07-14
Filing date: 1978-07-14
Publication date: 1987-10-28
Also published as: JPS5513924A

Description

【発明の詳細な説明】本発明は半導体装置に関し、特に半導体光電変
換装置に関する。

従来半導体光電変換装置としては、光伝導性光
検出器フオトダイオード、フオトトランジスタ等
が知られている。フオトトランジスタは従来のト
ランジスタと同様の構造を有し、光によつて生じ
たキヤリアをトランジスタのベース領域に蓄積し
てエミツタ電流を制御している。

一方、従来の飽和型特性を示すバイポーラトラ
ンジスタ及び電界効果トランジスタとは対称的に
不飽和型電流電圧特性を示し得る静電誘導トラン
ジスタが本発明者によつて提案され（特許第
968336号（特公昭52―6076号）「電界効果トラン
ジスタ」、特許第968337号（特公昭52―17720号）
「電界効果トランジスタ」）種々の発展を遂げてい
る。

静電誘導トランジスタは、ソースから固有ゲー
ト（実質的にドレイン電流の制御を行なつている
所）までの直列抵抗が極めて小さくされており、
高い変換コンダクタンスを有する。

又固有ゲートに電位障壁を生じさせた場合は、
その電位障壁の高さをゲート電位とドレイン電位
のいづれによつても制御することができ、不飽和
型特性を示し得る原因となつている。さらにゲー
ト容量を非常に小さくすることが可能で、高速
度、低電力動作に適している。

本発明の目的は、静電誘導トランジスタの原理
を用いた高感度半導体光電変換装置を提供するこ
とである。

以下図面を参照して本発明を説明する。

第１図は、本発明の基本実施例を説明するため
の回路図であり、ｎチヤンネル接合型静電誘導フ
オトトランジスタＱのソースは接地され、ドレイ
ンは負荷抵抗Ｒを介して正電圧源Ｖ_Bに接続され
ている。ドレインと負荷抵抗Ｒとの接続中点に出
力端子Ｖ_putが接続されている。光ｈ_vが静電誘導
フオトトランジスタに照射し、チヤンネル内に電
子正孔対が発生すると、生じた正孔の少なくとも
一部はｐ型ゲート領域に蓄積され、ゲート電位Ｖ
_Gを上昇させる。この光照射による起電力を透過
回路的に可変電圧源Ｖ_Gで示してある。光照射に
よつて生じたゲート電位Ｖ_Gに依存して出力（ド
レイン）電圧Ｖ_putが変化するので、照射光量を
知ることができる。

第２図に零ゲートバイアスで十分チヤンネルが
ピンチオフしている静電誘導フオトトランジスタ
の特性を示す。第２図において、g₁〜g₄は光量変
化による―曲線であり、l₁，l₂は電源電圧を
変化させた時の負荷曲線である。光が全く照射せ
ず、pn接合による拡散電位がそのままゲート・
チヤンネル間に生じてチヤンネルが十分ピンチオ
フしている場合の特性がg₄で、固有ゲートの電位
障壁を下げ電流を流し始めるのにあるドレイン電
圧Ｖ_thを必要としている。

光を照射すると、生じた正孔がゲート領域に蓄
積されゲートを順方向にバイアスする。即ち拡散
電位と光照射によつて生じる起電力の和がゲー
ト・チヤンネル間に発生する。生じる起電力は光
量すなわちゲート領域に蓄積される電荷の量とゲ
ート容量によつて決まる。照射光量の増加と共に
特性曲線は、g₃，g₂，g₁，と変化していく。g₂は
チヤンネルに中性領域が生じはじめた状態に対応
し、g₁ではチヤンネルは抵抗性の特性になつてい
る。

第３図は、第１図の構成に用いるフオトトラン
ジスタの一実施例を示す。n⁺型Si基板１上にn^-
型エピタキシヤル層を成長させ、その上にp⁺型
ゲートメツシユ領域３を形成する。さらにその上
にn^-型エピタキヤル層４を成長し、表面に薄い
n⁺型層５を形成する。基板１の裏面全面とn⁺型
層５の上面周辺部に金属電極１１，１５を形成す
る。電極１５に囲まれた部分６が受光部となる。

基板１をソースとして用い、n⁺型層５をドレ
インとして用いる。n⁺型層５の厚さは、入射光
の減衰を少なくするよう十分小さく（たとえば
0.3〜0.5μｍに）選ぶ。n^-型層４は、ゲート・ド
レイン間領域であり、印加電圧、光感度等を決定
する領域である。入射光が吸収される領域の大部
分が空乏層化し、入射光によつて電離した正孔の
大部分がゲート領域に到達できる厚さに選ぶのが
よい。耐圧を高くするには不純物密度を減少させ
るとよい。可視光を対象とした場合、たとえば
10¹⁴cm^-3程度の不純物密度で10〜20μｍ程度の厚
さにする。p⁺型ゲートメツシユ領域の間隔は、
pn接合の拡散電位による空乏層が互いに重なり
合いチヤンネル中に十分電位障壁を形成するよう
に選ぶ。たとえばチヤンネルを形成するn^-型層
の不純物密度が１×10¹⁴cm^-3の場合ゲート領域の
不純物密度10¹⁸cm^-3以上、メツシユ間隔は約５μ
ｍ以下に選ぶ。n^-型層２は、ソース・ゲート間
領域であり、n^-型層４と共に光感度を決定する
領域である。たとえば、不純物密度１×10¹⁴cm
^-3、厚さ２〜３μｍ程度に選ぶ。n⁺型基板にはあ
まり制限はないが、たとえば不純物密度10¹⁸〜
10²⁰cm^-3のものを用いる。出力電圧のダイナミツ
ク・レンジを広くとるためには、n^-型層４の不
純物密度を下げ印加電圧を高くすることもよい。
検出すべき光の波長が長くなり吸収係数が低くな
る場合、ゲート・ドレイン間隔（n^-型層４の厚
さ）はより厚くできる。

上記の実施例では、ゲート領域の電位はたかだ
か零から拡散電位までしか変化できない。より広
い範囲でゲート電位を変化させるには第４図のよ
うな構成にするとよい。

第４図の構成では、第３図の構成にさらにゲー
ト領域引出部３′と絶縁層６によつて絶縁された
ゲート電極７が加えられており、ゲートに外部か
らバイアスを印加できる構造になつている。この
ようなゲート構造を以下容量結合性接合ゲートと
よぶ。

この場合は、ゲート電極７に逆バイアスを印加
してゲート領域３からチヤンネル領域４，２に延
びる空乏層をひろげることができるからゲート間
隔等の制限は弱まる。ゲート電極７に印加した電
圧のうちゲート領域３とチヤンネル領域２，４と
の間に印加される電圧の割合は主としてゲート電
極７とゲート領域３′，３との間の容量C₁とゲー
ト領域３，３′とソース領域１との間の容量C₂と
で決まる。より多くの電圧成分をゲート領域３に
印加するにはC₁を大きく、C₂を小さくすればよ
い。

第４図の容量結合性接合ゲートを有する静電誘
導フオトトランジスタを用いた場合の回路図を第
５図に示す。第２図の回路と比較すると、絶縁ゲ
ート型トランジスタであることとゲートの逆バイ
アス電源が付加されたことが大きな相違点であ
る。第４図の静電誘導フオトトランジスタは、ゲ
ートの外部引出電極部を除けば第３図のものと同
様である。ゲート領域引出部３′、絶縁層６、ゲ
ート電極７が容量を形成し、光起電力によるゲー
トバイアス電源Ｖ_Gと外部逆バイアス電源Ｖ_GOが
容量を介して接続されていることになるので、ゲ
ート部分は点線で示したような等価回路となる。
特性曲線も原理的には前の実施例と同様である
が、この実施例では外部から逆バイアスを印加で
きるので零バイアス状態でチヤンネルがピンチオ
フしている必要はない。従つて素子の設計の自由
度が増す。

第６図の特性曲線において、g₁〜g₈は外部逆バ
イアスと光起電力による順バイアスの和である実
効ゲートバイアスを変化させた時の―曲線で
ある。

外部逆バイアスを大きくすることによつて動作
範囲を広くすることができる。前の実施例と同様
ドレイン電圧源Ｖ_Bを変化させることによつて負
荷曲線をl₁，l₂，l₃のように変化させることがで
きる。たとえばドレイン電圧源をＶ_B1，Ｖ_B2，Ｖ
_B3のように変化させれば、非常に強い光から微弱
光まで限られたドレイン電流範囲で測定すること
ができる。ドレイン電圧を増加することによつて
感度を上げることができるのは飽和型特性を示す
フオトトランジスタには見られない特徴である。

以上述べた実施例では、光照射によつてチヤン
ネル中に生じた少数キヤリアは逆導電型のゲート
領域に蓄積されている。ゲート領域を浮遊構造に
しておくと、蓄積した電荷はリーク抵抗を介して
消去するだけなので、応答速度が遅くなる。

蓄積した電荷を積極的に逃がすにはゲート領域
とソース領域との間に導電路を接続すればよい。
抵抗を接続した場合はゲート領域の容量と抵抗と
の値によつて応答速度が決まる。この抵抗は同一
半導体チツプ内に拡散等によつて形成することが
できる。

導電路としてスイツチ手段を接続すると、スイ
ツチングの断続周波数で応答速度が決まる。この
場合、スイツチ手段がオフの期間は電荷が蓄積し
続けるので応答速度が遅くても感度を上げたい場
合はスイツチ手段のオフの期間を長くすればよ
い。スイツチ手段をトランジスタ等で形成し、同
一半導体チツプに集積化してもよいし、メカニカ
ルチヨツパ等で形成し外付けしてもよい。

受光部の構造は、上記実施例の構造に限らな
い。たとえば、受光面を形成する場合はドレイン
側でもソース側でも、それ以外の場所でも構わな
い。動作状態において活性領域に十分光を導入で
きればよい。

上記実施例のように受光面側に電極が配置され
る時の電極構造も図示の如きものに限らない。電
極をストライプあるいはメツシユ形状にしてもよ
いし、受光面全面に透明電極を設けてもよい。

特に前記チヤンネル領域の不純物密度及び寸法
としては例えば10¹⁴／cm^３程度であつて前記ゲー
ト領域により挾まれている前記チヤンネル領域の
幅が５μｍ以下であるように選ぶ。このチヤンネ
ル領域の幅とは、SITが第３図、第４図に示され
たような埋め込みゲート構造の場合にはp⁺ゲー
ト・p⁺ゲート間の仕上り状態におけるn^-領域の
横幅としての寸法である。あるいはSITが平面ゲ
ートあるいは切り込みゲート構造等の他のゲート
構造の場合にも、ゲートで挾まれた仕上り状態に
おけるn^-チヤンネル領域の横幅としての寸法で
ある。

半導体材料もSiに限らず、より長波長の光測定
には狭い禁止帯幅を有する半導体（たとえば
Ge、Ｐ_b1-xSn_xTe（Ｓ，Se）、Hg_1-xCd_xTe等）を
用いればよいし、より短波長の光測定には広い禁
止帯幅の半導体（たとえばGaAs等）を用いるこ
ともできる。導電型をすべて逆にしてもよいこと
は説明するまでもないであろう。

本発明の要旨は、静電誘導トランジスタを光検
知器として用い、入射光によつて電離したキヤリ
アをゲート領域に蓄積し、実効ゲート電圧を変化
させて入射光強度を電気信号として取り出すこと
にある。特にゲートを容量結合型接合ゲートとす
ると動作範囲が拡がり、拡い強度範囲の光検出に
適する。特許請求の範囲中の「半導体光電変換装
置」の用語は、第３，４図に示すような素子と、
これらの素子を組み込んだ第１，５図に示すよう
な装置との両方を意味する。

特開昭49―88492号に代表される従来公知の接
合型FET構造の光電変換装置の基本的な動作原
理は以下の通りである。受光部に入射する光によ
り発生する電子―正孔対のうちの一方（ｎチヤン
ネルの場合は正孔）がゲート領域に蓄積し、ゲー
ト領域の電位の高さが変化する。このゲート電位
の変化により、中性チヤンネルの幅が制御され、
出力信号が変化する。また、ドレイン電圧の増加
に対してドレイン電流は飽和するので、ドレイン
電圧による出力の制御はほとんどできない。もち
ろんゲート点の高さがドレイン電圧により制御さ
れることはないわけである。又、ゲート領域から
の空乏層だけでチヤンネル領域をピンチオフさせ
た状態では、チヤンネル抵抗が非常に高いため、
非常に小さな出力信号しか得られない。

本発明の半導体光電変換装置ではSITの動作原
理を用いており、不純物密度（例えば10¹⁴／cm
^３）、チヤンネル寸法（例えばチヤンネル間隔５
μｍ以下）等の構造が大きく違うため、その動作
原理は前記特開昭49―88492号に代表される公知
の接合型FET構造の光電変換装置と基本的に異
なる。ゲート点の電位の高さは、受光部に入射す
る光量により制御され、この点では従来公知の接
合型FET構造の光電変換装置と同じである。し
かし、本発明のSITによる半導体光電変換装置と
従来公知の接合型FET構造の光電変換装置の動
作の基本的な違いは別の点にある。即ち、本発明
のSIT光検出器では、入射光量によるゲート点の
電位の変化により、空乏化したチヤンネル領域中
に生じる電位の鞍点である固有ゲート点の電位障
壁の高さが変化し出力信号が得られる。より電位
が高くキヤリア（ｎチヤンネルの場合は正孔）が
たまりやすいゲート領域で、より電位が低くソー
スからのキヤリアの注入を起こしやすい固有ゲー
ト点の電位を制御するため、本発明のSIT光検出
記では、非常に高い光利得が得られる。実際に
10⁸を越える光利得が得られている。また、本発
明のSITによる半導体光電変換装置では、ドレイ
ン電圧による静電誘導効果により、固有ゲート点
（ゲート点ではない）の電位障壁の高さか制御さ
れ、ドレイン電圧により出力信号は指数関数的に
増加するという特徴がある。

以上述べた様に、従来公知の接合型FET構造
の光電変換装置と本発明のSITによる半導体光電
変換装置では、動作原理及び特性が著しく異な
る。

次に、本発明のSITによる半導体光電変換装置
の実験結果の一例を示す。この実験に使用した
SIT光検出器は、ノーマリ・オフ型で、素子面積
は50×60μm²の素子である。SIT光検出器のゲー
ト端子は解放状態にして、光利得の入射光強度依
存性の測定を行なつた光源には、波長λ＝880nm
のGaAsLEDを用いた。また、ドレインバイアス
Ｖ_Dを50mVから3Vまで変換させて測定を行なつ
た。ドレインバイアスＶ_D＝3Vで入射光強度Piが
10^-3μＷ／cm²以下では10⁸を越える光利得が得ら
れている。入射光強度Piが小さいほど、光利得が
大きいというのもSIT光検出器の特徴である。ま
た、ドレインバイアスＶ_D＝50mV、100mVで
は、入射光強度Piが10^-4〜10²μＷ／cm²の範囲で
一定の光利得が得られている。

さらに光利得ＧのドレインバイアスＶ_D依存性
の測定結果について述べる。入射光強度Piをパラ
メータとして光利得Ｇは、ドレインバイアスＶ_D
の増加に伴いほぼ指数関数的に増加する傾向を示
す。この特性は、SIT光検出記特有のものであ
る。接合型FET構造の光電変換装置では、光利
得ＧがドレインバイアスＶ_Dの増加に伴い飽和す
る特性を示すからである。

本発明のSITによる半導体光電変換装置は、上
記の実験結果で示した他に低雑音という特性も有
している。

【図面の簡単な説明】

第１図は本発明の基本実施例の半導体光電変換
装置の回路図、第２図は第１図の光検出素子の特
性図、第３図は第１図の光検出素子の構造の断面
図、第４図は光検出素子の他の構造の断面図、第
５図は第４図の光検出素子を用いた本発明の他の
実施例の半導体光電変換装置の回路図、第６図は
第４図の光検出素子の特性図である。

Claims

【特許請求の範囲】１一方の導電型の低不純物密度のチヤンネル領
域と、前記チヤンネル領域の両側面に設けられた
チヤンネル領域と同一導電型で高不純物密度の主
電流を流すためのソースおよびドレイン領域と、
前記チヤンネル領域に接して設けられ入射する光
により主に前記チヤンネル領域内で発生するキヤ
リアを蓄積し、かつ前記ソース及びドレイン領域
間の主電流を制御するための他方の導電型のゲー
ト領域と、前記チヤンネル領域の所定の部分に光
を導入するための受光部とを備え、前記チヤンネ
ル領域内に生じる電位の鞍点である固有ゲート点
の電位の高さが、前記受光部へ入射する光の光量
および前記ドレイン領域に印加する電圧によつて
容量結合的に制御され、前記ゲート領域と前記チ
ヤンネル領域との拡散電位により生じる前記ゲー
ト領域からの空乏層だけで前記チヤンネル領域が
ピンチオフし、不飽和型電流電圧特性を示し得る
ような不純物密度、寸法および配置を前記各領域
が有し、特に前記チヤンネル領域の不純物密度が
10¹⁴／cm^３程度であり、前記ゲート領域により挾
まれている前記チヤンネル領域の幅が５μｍ以下
であることを特徴とする半導体光電変換装置。２前記ゲート領域が、電気的に浮遊状態にされ
ていることを特徴とする前記特許請求の範囲第１
項記載の半導体光電変換装置。３前記ゲート領域上に設けられた絶縁層と、該
絶縁層上に設けられた導電性ゲート電極とを有す
る前記特許請求の範囲第１項記載の半導体光電変
換装置。４前記導電性ゲート電極に接続された逆バイア
ス電圧源を有する前記特許請求の範囲第３項記載
の半導体光電変換装置。