JPS62511B2 - - Google Patents

Description

【発明の詳細な説明】 ＜梗概＞ 本発明はメモリ付薄膜EL素子に対し、書込電
圧を変えることにより中間調書込を行なう回路に
関するものである。

メモリ付マトリツクス薄膜EL素子を駆動する
ため、その駆動系統はデータ電極の選択回路をＮ
型トランジスタで構成し、走査電極の選択回路を
Ｐ型トランジスタで構成している。Ｎ型トランジ
スタは本願出願人が以前、出願したように高耐圧
化することが可能であるとともに、ゲート選択回
路も含めてドライバ回路を１つの半導体基板上に
作り、IC化することができる。しかし、Ｐ型ト
ランジスタは原理的にも高耐圧のものは製造困難
であり、１パツケージ当り４素子以上のものは製
造されていないという事実からも明らかなように
Ｐ型トランジスタの高集積化は不可能に近く、ゲ
ート選択回路等のロジツク回路とともにIC化で
きる見込みも極めて薄く、またこのトランジスタ
は製造コストが高い等、幾多の問題点を内包す
る。

本発明は走査電極を駆動するＰ型トランジスタ
の所要耐圧を下げる回路を用いて、中間調書込を
実行する技述を提唱するものである。

＜先願発明＞ メモリ付薄膜ELマトリツクス素子の構成及び
特性は本願出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明さ
れている。

即ち、薄膜EL表示装置はガラス基板の上に透
明電極を縞状に配置し、この上に例えばY₂O₃、
Si₃N₄、TiO₂、Al₂O₃等の誘電物質を、更にこの
上に例えばMnをドープしたZnS、ZnSe等の蛍光
層を、その上に更にY₂O₃、Si₃N₄、TiO₂、Al₂O₃
等の誘電物質を蒸着法、スパツタ法等の薄膜技術
により各々の層を500〜10000Åの厚さに被着する
とともに２重絶縁型３層構造にして、その上に上
記透明電極と直交する方向に縞状電極を配置しマ
トリツクス形電極を構成する。かかる構造の３層
構造薄膜EL表示装置において、第１の電極群の
うちの一つと第２の電極群のうちの一つを選び適
当な交流電圧を印加すると、この両電極が交差し
て挾まれた微少面積部分が発光する。これが画面
の一絵素に相当する。これの組合せによつて、文
字、記号、模様等が表示される。

このような構造のELは輝度や寿命、安定性の
点で技術の分散型EL素子に比して優れた特性を
有しているが、このELは更に新たな特性として
印加電圧と発光輝度の間にヒステリシス特性を示
す。即ち電圧振幅V₁のパルスを維持電圧として
印加すると、輝度は低レベルの輝度B₁にある。
ここで維持電圧V₁は発光閾値電圧をVthとすると
V₁＞Vthに設定されている。維持電圧V₁の連続印
加期間中輝度はB₁に維持される。次に書込み電
圧V₂（V₂＞V₁）を印加すると、輝度は高レベルの
輝度B₃にまで一挙に上昇し、以後、電圧が維持
電圧V₁に再び戻つても輝度は先の輝度B₁より大
きい輝度B₂に落着く。維持電圧V₁の連続印加で
は輝度はB₂に維持される。この状態のとき、次
に消去電圧V₃（V₃＜V₁）を印加すると、輝度レベ
ルは急激に減少し、再び維持電圧V₁まで戻すと
前の低レベルの輝度B₁に落着く。この履歴現象
は書き込み電圧の振幅、パルス幅あるいはパルス
周波数に応じて任意の小ループをとりうる。即ち
中間調の表示も可能である。

このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、EL
表示装置の他の表示装置に無い大きな特徴であ
る。上記の各電圧は組成や膜厚の物理条件や製造
条件、印加波形により大分異なるが、因みにある
試作例ではVth＝200V、V₁＝210V、V₂＝210〜
280V、V₃＝190Vなる値を得ている。

この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
１図に示し以下説明する。

１０は前記薄膜EL素子であり、ここでは透明
電極１１よりなる列（Ｘ）電極X₁〜Xmと、アル
ミニウム電極１２よりなる行（Ｙ）電極Y₁〜Yn
のみを示す。

２０はＹ電極へ正の維持電圧Vs₁を電源ライン
Ａより供給する回路で、維持信号T₁によつて動
作するトランジスタ２１，２２よりなり、各電極
Y₁〜Ynとは各電極に接続したダイオード２３，
２３，………を介して接続する。

３０は維持駆動時に全てのＸ電極をアースに導
く回路で、維持信号T₄によつて動作するトラン
ジスタ３１よりなり、各電極X₁〜Xmとダイオー
ド３２，３２………を介して接続される。

４０は全てのＸ電極へラインＢより正の維持電
圧Vs₁を供給する回路で、ラインＣに加えられる
維持信号T₃によつて動作するトランジスタ４
１，４２よりなり、各電極X₁〜Xmとはダイオー
ド４３，４３，………を介して接続される。

５０は全てのＹ電極Y₁〜Ynをアースに導く回
路で、各電極はダイオード５１，５１，………を
介して維持信号T₂によつて動作するトランジス
タ５２に接続される。

６０はＹ電極Y₁〜Ynを選択するスイツチング
回路で、各電極と電圧Vw，Ve，Vrを供給する電
源６３のラインＤ間に高耐圧Ｐ型スイツチングト
ランジスタ６１，………とダイオード６２，……
…が接続され、上記トランジスタ６１は垂直バイ
ナリアドレス信号によつて、動作するデコーダ
（図示しない）により選択動作される。デコーダ
は高電圧トランジスタにより直接トランジスタ６
１のベースを駆動するように、或いはオプトアイ
ソレータ等によりバイナリアドレス信号のレベル
シフトを行い、５ボルト程度の出力によりトラン
ジスタ６１のベースを駆動するように構成され
る。上記電源ラインＤには書込み電圧、消去電
圧、読出し電圧を薄膜EL素子の動作モードに合
わせて選択的に出力し、上記トランジスタ６１の
１個を通して選ばれたＹ電極の１つに上記各種電
圧を印加する。

７０はＸ電極をアースに導びくスイツチング回
路で、各電極X₁〜Xmに高耐圧Ｎ型トランジスタ
７１，………が電極X₁〜Xmとアース間に接続さ
れる。このトランジスタのベースには、書込み信
号WRITE、消去電圧ERASEが水平バイナリア
ドレス信号によつて動作するアナログスイツチ
（図示しない）を介して加えられる。このトラン
ジスタ７１，………は書込み、消去、読出しの時
の電極を選択するスイツチング素子として作用す
る。この駆動回路は次のように動作する。第２図
にそのタイムチヤートを示す。

Γ維持駆動 第１のタイミングで信号T₁が回路２０に加え
られるとともに、信号T₄が回路３０に加えられ
る。従つて、維持電圧Vs₁はトランジスタ２２→
ダイオード２３，………→Ｙ電極→Ｘ電極→ダイ
オード３２，………トランジスタ３１を介して加
えられる。

第２のタイミングで信号T₂が回路５０に加え
られ、ダイオード４４→ダイオード４３，………
→Ｘ電極→Ｙ電極→ダイオード５１，………→ト
ランジスタ５２の回路に残留している電荷を放電
させる。これは残留電荷による薄膜EL素子のブ
レークダウンを防止するためである。

第３のタイミングで信号T₂が回路５０に、ま
た信号T₃が回路４０に加えられる。従つて、維
持電圧Vs₁はトランジスタ４２→ダイオード４
３，………→Ｘ電極→Ｙ電極→ダイオード５１，
………→トランジスタ５２を介して加えられる。
このときの維持電圧は薄膜EL素子に対して前記
と逆方向に加えられることとなる。

第４のタイミングで信号T₄が回路３０に加え
られ、ダイオード２４→ダイオード２３，………
→Ｙ電極→Ｘ電極→ダイオード３２，………→ト
ランジスタ３１→の回路で残留電荷を放電させ
る。

以上の４つのタイミングを順次繰返して、維持
駆動を行う。

Γ書込み、消去、読出し駆動 薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源６３は書込み電圧
Vw、消去電圧Ve、読出し電圧VrをラインＤに出
力する。

そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたＸ電極及びＹ電極のトランジ
スタ６１，７１を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第４のタイミ
ング終了後で第１のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインＤ→トランジスタ６
１→ダイオード６２→Ｙ電極→Ｘ電極→トランジ
スタ７１の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。

上記回路において、書込み電圧Vw、消去電圧
Ve及び読出し電圧Vrは維持電圧が加えられてい
ない時、即ち0Vの時加えられるから、トランジ
スタ６１，………，７１，………の耐圧は書込み
電圧Vw以上例えば250ボルト以上を必要とする。
これはダイオード２３，３２，４３，５１，２
４，４４に対しても同様にあてはまり、同じだけ
の耐圧を必要とする。トランジスタ６１，７１，
ダイオード２３，３２，４３，５１は薄膜EL素
子の電極数と同数用意する必要があるので、これ
ら各素子はIC化しなければ小型化することはで
きない。ところで、Ｎ型トランジスタ７１はロジ
ツク回路も含めてIC化することが可能であるが
Ｐ型トランジスタ６１は高耐圧のものを作ること
が困難であるばかりでなく、集積化することは殆
んど不可能である。

上記問題点に鑑み、特にＰ型トランジスタ６１
の所要耐圧を低減した基本回路を第３図に示し、
その動作を第４図のタイムチヤートとともに説明
する。

第３図において、第１図と同一回路部分は同一
符号を付して説明を省略する。但し、トランジス
タ６１，７１は第１図ではバイポーラトランジス
タであるが、第３図ではMOSトランジスタであ
るのでシンボルを変え、符号を６１′，７１′とし
ている。また電源８１は耐圧軽減電圧発生部であ
り、この実施例では維持電圧源である。第３図に
おいて電源６３′は書込補助電圧Vweを発生し、
この電圧は書込み電圧Vwと維持電圧Vs１との間
にVwe＝Vw−Vs1の関係がある。電源６３′はト
ランジスタ６１′のソース共通ラインとダイオー
ド２３のアノード共通ライン間に接続される。

第３図を簡略化した回路を第５図に示す。第５
図では薄膜EL素子を１絵素ELだけ表わしそのＸ
及びＹ電極を１本だけで表わしている。また選択
トランジスタ６１′，７１′、ダイオード２３，３
２，４３，５１も１個だけ表わしている。

第３図、第５図の回路において、維持駆動は第
１図の回路と同様に行われるので説明を省略す
る。

書込み、消去、読出しなど電極を選択して駆動
するタイミングは第１図の場合とは異なり、第４
図の如く動作する。ここでは書込み駆動を例にし
て説明する。

書込み駆動は３段階よりなる。

信号T₁とT₄が回路２０と３０に加えられ、維
持電圧Vs₁を薄膜EL素子の全絵素に印加し、薄膜
EL素子の両端電圧が維持電圧Vs₁になるまで加え
る。

次に、信号T₁は加え続け、信号T₄は０にす
る。そして書込みを希望する絵素を含むＸ電極及
びＹ電極を選択するため、電極選択信号TvとTh
をトランジスタ６１′，７１′に加える。従つて書
込み絵素には維持電圧Vs₁と書込み補助電圧Vwe
が重畳されて印加され、書込み絵素は発光する。

最後に信号T₁，Tv，Thを０にして信号T₂，
T₄を加えて放電回路を形成し、薄膜EL素子の両
端電圧を０にする。

上記回路構成は第５図の回路より明らかなよう
にダイオード２３の両端に書込用電源６３′とト
ランジスタ６１′とダイオード６２の直列回路を
並列に接続し、且つ第４図より明らかなように維
持電圧Vs₁を全絵素に印加した後、書込補助電圧
Vweを印加している点が特徴である。

＜本発明の説明＞ 本発明は上記回路構成を用いて、書込補助電圧
源６３の電圧を変化させることにより、選択絵素
毎に書込輝度を変え、中間調書込を行なうことが
可能な薄膜EL素子の回路方式を提供することを
目的とするものである。

以下、本発明の１実施例について図面を参照し
ながら詳細に説明する。

第６図は本発明の１実施例を示す基本回路図で
ある。第７図は第６図を簡略化した回路である。
また第８図は第６図に示す実施例の動作説明に供
するタイムチヤート図である。

第６図、第７図に於て同一符号はそれぞれ第３
図、第５図と同一内容を示す。６４は書込補助電
圧保持用コンデンサ、６５はコンデンサ６４を書
込補助電圧まで充電する前にダイオード２４とと
もにコンデンサ６４の両端電位を零にリセツトす
るためのトランジスター、６６はコンデンサ６４
とダイオード２３，２４との共通接続部Ａ点が維
持電圧等の高電圧まで上昇した時オフとなり、後
述するエミツタフオロワ９４等を保護するダイオ
ードである。９１はバイナリイ・データに対応し
た電流を出力するDAコンバータ、９２はDAコン
バータ９１の出力電流を低インピーダンスで受
け、出力端での電圧如何にかかわらず一定電流を
流すためのトランジスタ、９３はトランジスタ９
２のコレクタ端子とエミツタフオロワ９４のベー
ス端子とに共通接続され、該共通接続部Ｃ点の電
圧を書込電圧源６３の電圧からDAコンバータ９
１の出力電流に応じて低下させ、バイナリイ・デ
ータに対応した電圧を発生させるための抵抗、９
４はＣ点での高インピーダンスを充分低くするた
め附加したエミツタフオロワである。

トランジスタ６５のコレクター側にはエミツタ
フオロワ９４のベース端子と接続される経路上及
びダイオード６６と接続される経路上にダイオー
ド９５が介設されている。従つてトランジスタ６
５がオンの時点でエミツタフオロワ９４のベース
電位が零となりエミツタフオロワ９４とダイオー
ド６６の共通接続部Ｄ点の電位が零となる。

書込動作を行なう前には、前述した如く書込絵
素の両端電位は零に設定されている。

書込みに対する基本的動作は次のようにして行
なわれる。

(1) 書込動作に移る前にDIS信号によりトランジ
スタ６５をオンにし、ダイオード２４→コンデ
ンサ６４→トランジスタ６５の経路でコンデン
サ６４を放電させ、両端電位を零にする（リセ
ツト）。同時に、この時点までにDAコンバータ
９１に所要の値をセツトする。この結果Ｄ点の
電圧＝（書込電圧源63の電圧）−抵抗93の抵抗値
Ｒ×（DAコンバータ91の出力電流）となり適切
な書込補助電圧になる。

(2) 次にT₂によりトランジスタ５２をオンにす
れば、Ｄ点の電圧がダイオード６６→コンデン
サ６４→ダイオード２３→トランジスタ５２の
経路でコンデンサ６４に印加され、コンデンサ
６４の両端が適切な書込補助電圧にセツトされ
る。コンデンサ６４の値はELに書込を行なつ
てもほとんど電位低下のないように大きく選定
されているので（〜１μＦ）一度書込電圧に充
電すれば、リーク分等は無視でき、そのままの
電圧を保持する。

(3) 続いて前述したと同様の方式により書込動作
を行なえば、書込電圧に対応してEL素子の選
択絵素は書込まれる。

本発明に依れば以下の如き優れた効果が得られ
る。

(1) 書込レベルは最大と最少で15V程度の差があ
るため、零から書込パルスを印加した場合精度
よく所期のレベルのパルスを印加するのは困難
であるが、本発明では書込補助電圧源の電圧
（〜40v）に対する15Vの変化であるので高い精
度で電圧印加を行なうことができる。

(2) 従来使用していた書込のためのフローテイン
グ電源が不必要になる。

(3) DAコンバータは安価なものでも８ビツト程
度の分解能があり、ELの発光輝度の不均一性
を考慮して、書込レベル数を８レベル（３ビツ
ト）とした場合、残りの５ビツトを電極抵抗等
を考慮したレベル補正に用いることができる。
その上出力電圧は充分の精度で任意の非直線特
性をソフトウエアで実現できるので、画像の品
質がよくなる。

(4) 最少の部品数で調整用のボリユーム等のない
中間調書込回路を実現できる。

中間調書込はパルス幅を変えることによつても
可能であるが、薄膜EL素子に対しては以下の理
由により本発明の方が優る。

即ち、中間調をパルス幅の変化によりとると８
レベル程度でも最低輝度を与えるパルス幅は数μ
秒程度となり、大きな透明電極抵抗の存在のた
め、電極引出し部ではほぼ完全に印加されるとし
ても先端部では印加されない惧れがあり、輝度ム
ラが大きくなる。これに対して本発明の如く電圧
を変えて書込んだ場合には、充分のパルス幅がと
れる。また、パルス幅が狭いと電極選択トランジ
スタのhf₀（MOSではgm）のバラツキがパルス幅
に大きな影響を与え、出力パルス幅はかなりのバ
ラツキを生ずる。これを除くためにはトランジス
タの選別、抵抗等の調整が必要となり手間がかか
るのみならず、かなりのコストアツプにつながる
が、本発明はこのような問題から解放されてい
る。本発明は単にメモリ付薄膜EL素子のみでは
なく、リフレツシユ型薄膜EL素子のように基本
絵素構成要素にコンデンサを含む場合にも実施可
能である。

また本発明において、書込み駆動をするとき、
維持電圧を全絵素に印加し、書込用電圧を書込み
絵素にのみ加えるので、書込み絵素に書込み電圧
を印加して書込みが行われると同時に、その他の
絵素には維持電圧が印加され維持駆動することが
できる。

この書込み駆動は維持電圧の印加タイミングに
合わせて行われる。

次に消去又は読出し駆動は維持パルスの第４の
タイミングと第１のタイミングの間で行われ、上
記書込み駆動と同じ要領で実施される。但し、初
めに加える電圧は維持電圧Vs₁ではなく、消去あ
るいは読出し電圧より書込用電圧Vweだけ低い電
圧である。

【図面の簡単な説明】

第１図は先願発明の一実施例の回路図、第２図
は第１図のタイムチヤート、第３図は先願発明の
改良実施例の回路図、第４図は第３図の回路の動
作を説明するタイムチヤート、第５図は第３図の
簡略回路図を示す。第６図は本発明の１実施例を
示す基本回路図、第７図は第６図の簡略回路図、
第８図は第６図の動作説明に供するタイムチヤー
ト図である。 １０：薄膜EL素子、２０：維持電圧印加回
路、３０：Ｘ電極のアース回路、４０：維持電圧
印加回路、５０：Ｙ電極のアース回路、６０：Ｙ
電極選択回路、６３：書込用電圧源、６４：コン
デンサ、７０：Ｘ電極選択回路、８１：耐圧軽減
電圧源、９１：DAコンバータ。

Claims (1)

1. 【特許請求の範囲】 １ 互いに直交するマトリツクス電極間に薄膜
   EL層を介在させてなり、印加電圧と発光輝度特
   性にヒステリシス現象を呈する薄膜EL素子の駆
   動回路に於いて、 維持電圧源と、第１のスイツチング素子を含
   み、該第１スイツチング素子のオン時、前記マト
   リツクス電極間に、前記薄膜EL層に対する維持
   電圧を印加する回路と、 前記第１スイツチング素子と前記マトリツクス
   電極の一方の電極間にあつて、コンデンサと第２
   のスイツチング素子を含み、前記維持電圧の印加
   後、前記第１スイツチング素子のオン状態を継続
   し、前記第２スイツチング素子の選択的オン動作
   により、前記コンデンサの充電電圧と前記維持電
   圧を重畳して、前記一方の電極より他方の電極に
   書込み電圧を印加する回路と、 データ信号に呼応して前記コンデンサの充電電
   圧の電圧値を変換せしめる回路と、 を具備して成り、 中間調書込みを実行することを特徴とする薄膜
   EL素子の駆動回路。