JPS625432A - 欠陥デ−タ格納装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置の欠陥データを識別して記憶
する欠陥データ格納装置に関する。

〔従来の技術〕

従来の磁気ディスク装置で発生した欠陥データを処理す
る装置は、１バイト分のラッチ回路と表示部とを備えて
いる。ラッチ回路は読み出しエラーパルスに同期して読
み出しデータを保持し、表示部ラッチ回路で保持したデ
ータを表示する。

〔発明が解決しようとする問題点〕

上述した従来の欠陥データを処理する装置は１バイト分
の欠陥データしか保持できないから、欠陥データが連続
したり複数個発生すると、ラッチ回路の保持データは最
後に発生した欠陥デ・−夕となり、最初に発生した欠陥
データ及び途中で発生した欠陥データが判読できない。

またこの従来装置は欠陥データが発生ずる前のデータ及
び発生した後のデータを保持できないから、欠陥データ
とその前後データとの相関関係を知ることができない。

そこで、欠陥データの発生原因を知るだめの正確な欠陥
データ情報が不足していた。

〔問題点を解決するための手段〕

本発明の欠陥データ格納装置は、読み出しデータに同期
している基準クロックで読み出しデータをシフトするｎ
個のレジスタと、読み出しエラーパルスを受けたときに
、この読み出しエラーパルスから第１の所定時間遅れた
書き込みパルス、及びこの書き込みパルスから第２の所
定時間遅れたアドレス更新パルスを発生する回路と、指
定アドレスが前記アドレス更新パルスより１つずつ増加
又は減少し、前記書き込みパルスに同期して前記指定ア
ドレスに前記ｎ個のレジスタの出力を書き込むｎ個の記
憶部とからなる構成である。

〔実施例〕

次に、本発明の実施例について、図面を参照して詳細に
説明する。

第１図は本発明の一実施例のブロック図である。

第ルジスタ１、第２レジスタ２、第３レジスタ３、第４
レジスタ４及び第５レジスタ５を直列に接続し、てシフ
トレジスタを構成する。第ルジメタ１は読み出しデータ
ａを読み出しデータとに同期している基準クロックｂに
同期して第２レジスタ２に与える。それぞれ基準クロッ
クｂに同期して、第２レジスタ２は第ルジスタ１の出力
を第３レジスタ３に与え、第３レジスタ３は第２レジス
タ２の出力を第４レジスタ４に与え、第４レジスタ４は
第３レジスタ３の出力を第５レジスタ５に与える。パル
ス発生器６は基準クロックｂと読み出しエラーパルスＣ
とを入力にして、読み出しエラーパルスから２バイト遅
延した書き込みパルスｄ及び書き込みパルスｄから１／
２バイト遅延したアドレス更新パルスｅを出力する。第
１記憶部７、第２記憶部８、第３記憶部９、第４記憶部
１０及び第５記憶部１１には書き込みタイミングとして
書き込みパルスｄｉ入力しアドレス更新入力としてアド
レス更新パルスｅを入力する。データ入力として、第１
記憶部７には第ルジスタ１の出力を与え、第２記憶部８
には第２レジスタ２の出力？与え、第３記憶部９には第
３レジスタ３の出力を与え、第４記憶部１０には第４レ
ジスタ４の出力を与え、第５記憶部１１には第５レジス
タ５の出力を与える。表示部１２は第１記憶部７、第２
記憶部８、第３記憶部９、第４記憶部１０及び第５記憶
部１１の内容を表示する。

本実施例では、レジスタと記憶部と全それぞれ５個使用
しているが、これは欠陥データの前後２バイトのデータ
を得るためである。

いま、レジスタの数をｎ、抽出したい欠陥データの前後
バイト数をｍとすると、ｎ＝２ｍ＋１の関係がある。こ
こでパルス発生器６の書き込みパルスｄは読み出しエラ
ーパルスＣよりｍバイト遅延するタイミングにする。

次に本実施例の動作を一層詳しく説明する。磁気ディス
ク装置の読み出しデータａは１バイト毎に更新される。

基準クロックｂは読み出しデータａが十分安定している
時点でイパルス出力され、その周期は１バイトに等しい
。いま読み出しデータａの内容が２で基準クロックｂが
立上がった時点をＴとすると、Ｔ時点で第ルジスタ１の
出力は２になる。第ルジスタ１．第２レジスタ２゜第３
レジスタ３．第４レジスタ４及び第５レジスタ５はシフ
ト動作を行なうからＴ時点より１バイト経過した時に出
力される基準クロックｂにより２は第２レジスタ２に出
力される。この時点での第ルジスタ１の出力は２に後続
するデータ（２＋１）に更新される。さらにＴ時点より
２バイト、３バイト、４バイトと経過すると２を出力す
るレジスタは２バイト経過時点で第３レジスタ３に、３
バイト経過時点で第４レジスタ４に、４バイト経過時点
で第５レジスタ５になる。第５レジスタ５の出力が２に
なった時点（Ｔ＋４バイト）での第４レジスタ４の出力
は（ｚ＋１　）、第３レジスタ３の出力は（ｚ　＋　２
　）、第２レジスタ２の出力は（ｚ＋３　）、第ルジス
タ１の出力は（ｚ　＋　４　）である。ここで、（ｚ＋
２）、（ｚ＋３）及び（ｚ＋４）はＴ時点から２バイト
、３バイト及び４バイト経過後の読み出しデータａを示
す。

この実施例は起動当初のイニシアライズにおいて、基準
クロックｂに同期して第１記憶部７、第２記憶部８、第
３記憶部９、第４記憶部１０及び第５記憶部１１の指定
γド１６／スをＯにクリア゛する。

つぎに、読み出（７デ・−タａが３’ｏの１寺に読み出
し７工ラー信号Ｃを受けるとする。３’ｏが欠陥データ
である。パルス発生器６にはカウンタ回路と遅延回路が
備えてあり、カウンタ回路は読み出しエラー信号Ｃに同
期し７でカウントゲートを開き、基準クロックを２パル
ス計数［７て書き込みパルスｄを出力する。寸だ遅延回
路は書き込みパルスｄを１７／２遅延１７て−ｊドレス
更新パルスｅを出力する。

パルス発生器６が古き込みパルスｄを出力する前に、２
バイト経過１−７ているから書き込みパルスｄが出力さ
れた時点で第３レジスタ３が欠陥デ・−タＹｏを出力１
．ている。”まだ、第２レジスタ２は欠陥デ・−タｙ、
より１バイト後のデータ（ｙｏ＋１）￥ｆ：、。

第２レジスタ１は２バイト後のデータ（ｙｏ＋２）を、
第４１／ジスタ４はｊバイト前のデータ（ｙｏ−１）を
、第５レジスタ５は２バイト前のデータ（ｙｏ　　２）
をそれぞれ出力１７ている。

第１記憶部７、第２記憶部８、第３記憶部９、第４記憶
部１０及び第５記憶部のアドレス数は磁気ディスク媒体
の最大δ′Ｆ容欠陥数と同数５！はそれ以上゛′Ｉ：′
める。起＠頭初の指定アドレスはイニ＝シアライズによ
り０にクリアｇ　ｉしているから＠き込みパルスｄを受
けると、アドレス０に第１記憶部７は（ｙｏ＋２）を、
第２記憶部８は（ｙｏ＋１．）金、第３記憶部９はＹｏ
を、第４記憶部１０は（ｙｏ−１）今、第５記憶部は（
ｙロー２）を格１晒する。そして、更新パルスＣを受け
て指定アトｔ／スＵよ１つ増加して１番地となり、つぎ
の欠陥デ・−りを格納するアドレスになる。

更新パルスＣＩｌ′ｉ書き込みパルスｄより１／２バ・
イトしか遅延していないから、連続して欠陥データが発
生（この時欠陥５”−タは１バイト遅延している）ｔ、
？も指定アドレスはすでに更新されでいる。

この後、欠陥デー、夕としてＶ＋ｐ）’ｚからｙｉが発
生すると前述の５個の記憶部は゛アドレス１カ）らアト
Ｌ／ス１にそ扛ぞハ、欠陥データ及びその前後２バイト
のデータ術、格納する。

表示部１２は、各記憶部のアドレス０からアドレス１を
縦軸にこｔｌら各アドレスのデータ（第１記憶部７、第
２記憶部８、第３記憶部９、第４記憶部１０、第５記憶
部１１０５個のデータ）を横軸に２進で表示する。

第２図は本発明の他の実施例を示すグロック図である。

この実施例では第１図の実施例に比し、第６記憶部１３
が表示部１２に並−／ｌｊ　Ｋ追加Ｉ７て接続される。

第６記憶部１；３は例えばフロッピー・ディスクを使用
して、第１記憶部７から第５記憶部１ｉｔ−ｔｃ。

の各記憶部の合計の記憶部ｂ＃より十分大きい容量金も
つ記憶部にする。

ここて第６記憶部１３Ｉｆ′ｉ第１記１、は部７から第
５記憶部】１の各記憶データを全て格納し７、第１の磁
気ディスク媒体の欠陥データを格納した後、引きつづき
第２の磁気ディスク媒体の欠陥データを格納するという
ように連続！７て複数個の磁気デ、イスク媒体の欠陥デ
ータを格納し７ていく。

〔発明の効果〕

＋：発明の欠陥デー・り格納装置は、ｉ”ＳｚＭデータ
から発生１−７だ全での欠陥データを簡単に判読できる
」二、横軸から欠陥データとその前後バイトのデータと
の相関関係を知ることもできる。また、欠陥データ及び
その前後バイトのデータを各記憶部に保持１−ているの
で品質管理上正確な情報が任意の時に迅速に得らハ２る
という効果もある。

なお、本実施例で挙げた具体的数値は本発明の範囲を限
定づ゛るものでないことは勿論である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示ｔブロック図である。 １・・・・・・第２レジスタ、２・・・・・・第２レジ
スタ、３・・・・・・第：日／ジスタ、４・・・・・・
第４レジスタ、５・・・・・・第５レジスタ、６・・・
・・・パルス発生器、７・・・・・・第１記憶部、８・
・・・・−第２記憶部、９・・・・・・第３記憶部、１
０・・・・・・第４記憶部、■】・・・・・・第５記憶
部、１２・・・・・・表示部、１３・・・・・・第６記
憶部。

Claims (1)

【特許請求の範囲】
1. 読み出しデータに同期している基準クロックで読み出し
   データをシフトするｎ個のレジスタと、読み出しエラー
   パルスを受けたときに、この読み出しエラーパルスから
   第１の所定時間遅れた書き込みパルス、及びこの書き込
   みパルスから第２の所定時間遅れたアドレス更新パルス
   を発生する回路と、指定アドレスが前記アドレス更新パ
   ルスにより１つずつ増加又は減少し、前記書き込みパル
   スに同期して前記指定アドレスに前記ｎ個のレジスタの
   出力を書き込むｎ個の記憶部とからなる欠陥データ格納
   装置。