JPS6255727A - 信号処理用乗算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 〔従来技術とその問題点〕 ディジタル信号処理の利点としてはアナログ技術では実
現できない様な高精度もしくは高安定性の保証されｔフ
ィルタや変復調装置が実現できること、ま友アナログ信
号処理では考えられなかっｔ時変適応フィルタ等が容易
ｖｃ実現できることなどが挙げられる。さらに詳しいデ
ィジタル信号処理の利点等については電子通儒学会誌１
２／・８２゜Ｖｏ１６５．　Ｎｏ、　１２　の１２８０
頁から１２８４頁「ディジタル信号処理〔ｌ〕」に記載
されている。

この様に多くの利点を有するディジタル信号処理もハー
ドウェアサイズ及び消費電力の点ではアナログ技術に劣
ることが多く、ディジタル信号処理が実用に供される様
になって来たのは、急速に発展して来たディジタルＬ８
Ｉ回路が利用できる様になっ友ごく最近のことでＴｏＬ
特にシグナルプロセッサと呼ばれるディジタル信号処理
用マイクロプロセッサが出現して来てからである。

この様なシグナルプロセッサは、ハードウェア規模を小
さくしながらアナログ回路で実現する微分、積分演算を
ディジタル領域で実現せねばならないために高速算術演
算能力が要求され、いわゆる汎用コンビ為−夕や汎用マ
イクロプロセッサとは異なつｔ発展を遂げている。詳し
くは情報処理学会発行の情報処理Ｖｏｔ２４．Ｎｏ、７
（１９８３年７月）の８６２頁から８６９頁「ディジタ
ル信号処理ＬＳＩプロセッサ」に記載されている。以下
現状のシグナルプロセッサの特徴について述べる。

シグナルプロセッサでは高速算術演算能力上手さなハー
ドウェアで実現するために、数値表現は原則として固定
小数点表示で、かつ２の補数表現を用いることが多い。

まｔ１シグナルプロセッサで扱う対象はＡ／Ｄ変換され
九アナログ信号であり、Ａ／Ｄ変換器の許容最大撮幅を
基準にしてディジタル表現するのが便利である友め最大
振幅値を１．０とする。つまシ、２の補数表現で固定小
数点の位置を示すと、最上位ビットと次のビットの間に
固定小数点を置き、−１から＋１までの数値として扱う
。

この様な形式を用いる場合の乗算回路の入力方形式とし
てはアイ　イー　イー　イー・ジャーナル０オブ・ソリ
ッド・ステート・サーキッツ（ＩＥＥＥ　　Ｊｏｕｒｎ
ａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕｉｔ
ｓ）第５Ｃ−１６巻４号（１９８１年８月）の３７２頁
から３７６頁に掲載され之「シグナルプロセッサの第２
図」に示す様に、Ｎビット２の補数表現固定小数点デー
タ間の積は（２Ｎ−１）ビットで得られ、固定小数点位
置は依然として最上位ビットと次のビットの間にある形
式を用いるのが一般的である。

このため乗算器出力は信号データと同じ形式にな−る様
に上位Ｎビット’ｌ取り出せば信号のダイナミックレン
ジを一定に保てる。

一方、信号データは−１から＋１までの範囲の値を取る
ものの、多段接続され友ディジタルフィルタ間において
ダイナミックレンジｔｐ整するスケーリング係数やアダ
プティブディジタルフィルタの係数修正の友めには−１
から＋１までの範囲に収まらない係数もあり、小数点以
上数ピットの桁を必要とする数値の係数を乗する必要が
発生する。この様な乗算を必要とするものも、乗算結果
は平均的に−ｌから＋１の正規の信号変動領域になるこ
とが多い。つｔシ、この様な乗算が必要となるのは乗算
器入力信号レベルが小さいため、この信号レベルを拡大
するかもしくは正規化する目的で行なわれる。

この様な乗算を前述したシグナルプロセッサなどに備え
つけられた乗算器を用いて実行するには次の様に行なえ
ばよい。

乗算器としては、−１から＋１までの範囲ｖｃあるＮビ
ット入力データに対しく２Ｎ−１）ビット出力するので
２組の入力データが の様に入力データＸが小数点以上にビット、入力データ
Ｙが小数点以上Ｌビットの２の補数表示されている時１
乗算器入力として を入力し、出力として ２＝８−ｙ＝Ｘ−Ｙ−ｚ　’訊）−１，−０（３）ｔ（
２Ｎ−１）ビットで出力する。この出力ｚｆ多多桁アフ
タ（Ｋ十Ｌ）ビット上位方向にシフトすることで ｚ　＝＝　ｚ、　２　（ｘ＋ｔ、）＝Ｘ　＠Ｙ　　　　
　　町、、　（１）となり正しい積ｚを得ることがわか
る。

上記の上位方向シフトにおいて、通常はこの入力信号と
係数の乗算が行なわれることにより、乗算結果が−１と
＋１の範囲に来る様に係数が選ばれているため、出力を
上位方向に桁シフトしてもオーバーフローは発生せず、
１ｆｃ、乗算器は入力データ長をそれぞれＮビットとす
れば、　　（２Ｎ−１）ビット出力を得ているから、上
位方向にビットシフトし友のち上位Ｎビットを切り出す
ことにより、正規の信号レベルを有する乗ぜられｔ信号
が得られることになる。前述し九７グナルプロセソサで
は乗算結果はへビットごとの２語として扱われるため、
倍長演算シフト（２Ｎビツトのシフト）機能を用いて上
位方向のビットシフト２実行することとなる。

しかしながら従来の乗算手法に従えば、上位３ビット方
回に桁シフトする時にオーバーフローを発生しないとい
う前提に立って行なうものであり、係数が平均的な信号
エネルギーより定められることが多いため、瞬時的には
入力信号と係数の積が定められ７ｔ−１から＋１の区間
をオーバーする場合も生じてい九。この友め、上記の乗
算結果を上位方向に７フトし友時点でオーバーフローが
発生し、出力信号が正から負にもしくは負から正に反転
する結果となっていた。この様なオーバーフローが発生
すると、多段ディジタルフィルタのスケールファクタの
場合は大振幅インパルスノイズとして、まｔアダプティ
ブフィルタでは制御信号自身にノイズが加算されるため
、ある場合にはアダプティブフィルタ自身を不安定とす
ることも多かつた。

従来この様な不都合をなくすためには、上位方向シフト
に対してソフトウェアでオーバーフローのチェックを行
ないながらオーバーフロー発生時にはオーバーフロー訂
正を行なうことも考えられるものの、多音の算術演算の
実時間処理を必要とするディジタル信号処理では係数の
方の選択時に小さめの値を設定し、感度を下げることに
より上位方向シフトにおけるオーバーフローの発生ｔ−
制限することが多かっｔｌ この定め従来の演算回路では実現するディジタル信号処
理の内容の感度を高めるとノイズが増加し、ノイズを少
なくするには感度を下げなくては−ならないという不都
合があった。

〔発明の目的〕

本発明の目的は、入力データの範囲を−１から＋１まで
としｔ固定乗算器にこの範囲よりも大きな信号が入力さ
れてもオーバーフローの影＃１′（＋−最小限に留める
ディジタル償号処理用乗算器會提供することにある。

本発明の他の目的はディジタル信号処理における乗算時
オーバーフローを考慮せずｒｃ実行できるディジタル信
号処理用固定小数点乗算器を提供することにある。

〔発明の構成〕

本発明の信号処理用乗算器は、２つの単精度桁固足小数
点データの積を倍精度桁固定小数点データとして出力す
る乗算器と、前記乗算器出力を外部から与えられ友桁数
分上位方向にシフトするバレルシフタと、前記バレルシ
フタによる上位方向シフトによジオ−バーフローが発生
し友か否かを検出する検出回路と、前記オーバーフロー
検出回路がオーバーフロー検出時にはオーバーフローの
方向（正または負）の最大値を出力し、オーバーフロー
非検出時には前記バレルシフタの出力の上位単精度桁数
分のデータを出力する選択回路を含んで構成されている
。

［７ｖ発明の原理〕 本発明の原理は、式（１）で与えられた２の補数表示で
は積である式（３）を式（４）の様ｖｃ（Ｋ＋Ｌ）ビッ
ト上位にシフトしてもオーバーフローしない条件は積の
上位ＣＫ＋Ｌ＋１）ビットが同じ値′ｆ！ｒ：待つこと
を利用してオーバーフローを検出し、オーバーフロー検
出時はオーバーフロ一方向の最大値を乗算器の出力とし
て与えてオーバーフローの影響を最小限に抑えることで
ある。

つまり、式（ｙにおいて上位（Ｋ＋Ｌ＋ｔ）ビットが同
一の値を持つ場合を考えると、 として、上位（Ｋ＋Ｌ＋１）ビットが“０＃の時であり
、ビットＯからビットＣＫ十Ｌ）までは無いのと同じで
、このためビット位置’ｋ（Ｋ十Ｌ）ビット上位にシフ
トしたのち上位（Ｋ＋Ｌ）ビット全省略すると ：Ｚ＠Ｚ・・・・・・（ｔ） を与える。ま友、（Ｋ＋１．＋ｔ）ビットが＠１”の時
には となシ、やはりビットＯからビット（Ｋ十Ｌ）までは無
いのと同じで、（Ｋ十Ｌ）ビット上位シフトしたのち上
位（Ｋ十Ｌ）ビットを省略してもＺ　＝　ｚ・２″１　
　　　　　　　　・・・・・・（９）となり、いずれの
場合も上位（Ｋ十Ｌ）ビットを無視しても式（４）が正
しく得られる。

しかしながら上位（Ｋ＋Ｌ）ビットがすべて＠０”もし
くはすべて＠１”でない場合は省略すべきビット内の情
報が意味を持ち、省略できなくなる。つまり、オーバー
フローを示す。

オーバーフローはこの定め上位（Ｋ十Ｌ　）ビットがす
べて同一か否かを調べれば良く、オーバーフローが検出
され几場合、オーバーフローの方向、つまり２　　倍す
る前の積の正負情報は式（５）の積の最上位ビットが持
っておりｈＺｏ”Ｏの時は正。

ｚｏ＝１の時は負を表わす。したがってオーバーフロー
発生時１ｃ　２６　＝　Ｑであれば正の最大値、つまシ
が最大であるから２進数で１０１１・・・・・・・・・
１ｍ′Ｉｔ１また、！ｏ＝１であれば が最小であるから２進数で１１００・・・・・・Ｏｍを
積として出力する様にすれば、ディジタル信号処理用固
定小数点乗算器で入力範囲が−１から＋１までとした固
定乗算器を用いても、後続するバレル７フタとオーバー
フロー検出、訂正を行なうことに−より、固定小数点演
算のダイナミックレンジ不足に起因するノイズ（誤計算
）を軽減できる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の信号処理用乗算器の一実施例を示すブ
ロック図で、乗数入力端子ｌ、被被乗数入力端子２ 乗算器５．バレルシフタ６、シフト量入力端子７。

正の最大値入力端子８．負の最大値入力端子９。

オーバーフロー検出器１０．選択回路１１，出力端子１
２とから横取されている。ここで乗数．被乗数レジスタ
３．４は１９８５年テキサスインスッルメンツ社発行の
ザ・バイポーラ・ディジタル拳インテグレーテッド・サ
ーキッッ・データ・ブッ頁に記載のＩＣが利用でき、乗
算器５は１９８４年ＴＲＷ社発行のデバイスカタログＴ
ＭＣ２１１０に記載され友ものが利用できる。また、バ
レルシフタ６としては１９７７年ＡＭＤ社発行のショッ
トキー・アンド龜ローパワー・シ璽ットΦ−拳データ・
ブック・インクルーディング・ディジタル・シグナル・
プロセッシング・ハンドブック（８ｃｈｏｔｔｋｙａｎ
ｄ　Ｌｏｗ−ｐｏｗｅｒ　５ｃｈｏｔｔｋｙ　Ｄａｔａ
　Ｂｏｏｋ　ＩｎｃｌｕｄｉｎｇＤｉｇｉｔａｌ　Ｓｉ
ｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｈａｎｄ　Ｂｏｏｋ
　）の４−３７頁から４−４６頁記載のＩＣが利用でき
る。

１７ｔ、オーバーフロー検出器１０ｖｃつぃては後に詳
述する．さらに選択回路１１は前記ＴＩ社文献の７−１
４６頁から７−１５１頁記載のＩＣが利用できる。なお
、乗数．被乗数レジスタ３．４はそれぞれＮビットレジ
スタとし、乗算器５は２個のＮビット入力から（２Ｎ−
１）ビット積を得るものとし、バレルシフタ６はシフト
量入力端子７から入力されたビット数だけ乗算器５出力
を上位方向シフトし，かつオーバーフローした桁を除い
定格の上位からＮビラトラ出方するものとする。

続いて乗数入力端子ＩＫ−は式（１）の入力データＸで
示され定数値が、ま九被乗数入力端子２ｖｃは式ａ）の
入力データＹで示された数値が、さらにシフト量入力端
子７ｖｃは（Ｋ十Ｌ）が入力されているものとして本実
施例の動作について説明する。

乗数入力端子１１Ｃ入力される値Ｘけ式（１）で示す様
ｖｃＮビット中小数点位猿が最上位ビットからにビット
と（Ｋ＋１）ビット目にあシ、被乗数入力端子２に入力
される値Ｙはへビット中最上位ビットからＬビットと（
Ｌ＋１）ビット目に小数点があるものとするａ該乗数及
び被乗数入力端子ｌ及び２から加えられ九人カデータＸ
及びＹはそれぞれ乗数レジスタ３及び被乗数レジスタ４
１Ｃ転送される。

乗数レジスタ３及び被乗数レジスタ４の出力は乗３よシ
入カデータＸの数値ｔ−にビット下位方向にシフトしｔ
値、つまシ式Ｃ）の入力Ｘとして受は取シ、ま几被乗数
レジスタ４からは入力データＹの値？Ｌビット下位方向
にシフトした値、つまシ式（２）の入力ｙとして受は取
る。このため乗算器５は積として式（５）で与えられる
（２Ｎ−１）ビットの値を出力する。バレルシフタ６は
乗算器５の出力をシフト量入力端子７から加えられ比値
（Ｋ＋Ｌ）だけ上位方向にシフトする。バレルシフタ６
の出力はバレルシフタ６への入力の纂（Ｋ＋Ｌ＋１）ビ
ット目から（Ｋ＋Ｌ十Ｎ＋１）ビット目のＮビットを出
力する。オーバーフロー検出器１０は乗算器５の出力の
上位（Ｋ＋Ｌ＋１）ビラトラチェックし、全ビット”Ｑ
”もしくは全ビット′″１”の場合、オーバーフロー発
生がないため選択回路１１に対しバレルシフタ６の出力
ｆｔ甲方力端子２へ伝える様指令する。オーバーフロー
検出器ｌＯは乗３！を器５の出力の上位（Ｋ＋Ｌ＋１）
ビットをチェックし、全ビットが同一の値を持っていな
い時、オーバーフローが発生しているため乗算器５の最
上位ビットが“１′の時は前述した様に負側のオーバー
フローであるから負の最大値入力端子９から加えられた
負の最大値が、また乗算器５の最上位ビットが０＃の時
は同じく前述した様に正側のオーバーフローであるから
正の最大値入力端子８から即見られた正の最大値を出力
端子１２から出力する様選択回路１１に指示する。

このｔめ、オーバーフロー検出器ｌＯが選択１叶路１１
にバレルシフタ６の出力を出力端子１２へ伝えている時
、つま９オーバーフロー検出器１０がオーバーフローで
ないことを示している時は、出力端子１２から得られる
データは乗算器５の出力′ｆｒ、（Ｋ＋１．）ビット上
位方向にシフトし、かフォーバフロー検出器１０は前述
した様に乗算器５の出力の上位（Ｌ十に＋１）　　ビッ
トが全ビット同じ値を示しているため、式（９）で示す
様に正しい積Ｚ：Ｘ−Ｙの値を出力している。一方、オ
ーバーフロー検出器１０がオーバーフロー発生を示し、
かつ乗算器５の最上位出力ビットが＠１ｍの時は乗算器
５出力は負であり、バレルシフタ６により上位（Ｋ＋Ｌ
　）ビット無視された値はオーバーフローしている定め
、選択回路１１ｖｃよシ負の最大値入力端子９に加えら
れ九負の最大値を出力端子１２へ出力する。同機に、オ
ーバーフロー検出器１０がオーバーフロー発生を示し、
かつ乗算器５の最上位出力ビットが１０′の時は乗算！
ａ５出力は正であシ、バレルシフタ６により上位（Ｋ＋
Ｌ）ヒツト無視された値はオーバーフローしているため
、選択回路１１によシ正の最大値入力端子８に加えられ
た正の最大値を出力端子１２へ出力する。

次に、ｗＩＪ２図はＩＥＩ図ｖｃおけるオーバーフロー
、検出器の一回？８例金示す回路図で、積出力が５ビツ
トの場合を示している。

それぞれ積出力ｚｏ＊　ｚｌ、　ｚ２＋　Ｚ３．ｚ４の
入力端子１００，１０１，１０２，１０３，１０４と、
排他的論理ノアゲー）１１０．Ｉｌｌ、１１２゜１１３
と、論理オアゲート１２０，１２１，１２２゜１２３＋
！：、アンドゲート１３０と読出し専用メモリ（以下Ｒ
ＯＭ）１５０　　と、シフト量入力端子７と、オーバー
フロー検出端子１６０と、オーバーフロ一方向端子１７
０とから構成される。ここでＲＯＭ１５０はアドレスに
シフト量入力端子７が接続され第１夢に示されるデータ
を格納している。

第１表 つまシ、第１表はシフト量入力端子７から加えられるシ
フト量（Ｋ＋Ｌ　）　ＩＣ従って最上位ビット方向から
論理＠Ｏ”の連が続くものである。

いま、２ビツトシフト指定がシフト量入力端子７から入
力され、積出力”Ｏｍ　”１＋　”１ａ　”Ｂｏ　ｚ４
がそれぞれ１，１，１．０．１として入力端子１００゜
１０１，１０２，１０３．１０４１Ｃ加わったとすると
、排他的論理ノアゲート１１０，１１１，１１２゜１１
３からはそれぞれ１．ｌ、０．０が出力される。この時
のＲＯＭ１５０の出力は第１表より０゜０．１．１であ
り、ＲＯ？ｌｓＯ出力と排他的論理ノアゲー）１１０，
１１１，１１２．１１３の出力が論理オアゲート１２０
，１２１，１２２゜１２３でオアを取られる。比較すべ
き上位２ビツト以下はＲＯＭＩ　５０出力が＠″ビであ
るため論理オアゲート１２０，１２１，１２２，１２３
の出力はすべて１”となる。この定め、アンドゲート１
３０は“１＃をオーバーフロー検出端子１６０ｖｃ出力
し、オーバーフローが無かったこと、換言すれば入力端
子１００，１０１．１０２に加えられた積出力ｚＯｓ　
Ｚｌ、乙２が同一内容であることを示している。

一方、同じ２ビツトシフト指定がシフト量入力端子７か
ら入力され、積出力”Ｏｓ　”ｉｎ　ＺＬ　ｚ３＋　ｚ
４がそれぞれ１，１．０．０．１として入力端子１００
゜１０１．１０２，１０３．１０４に加わったとすると
、排他的論理ノアゲート１１０．　１１１，１１２゜１
１３からはそれぞれ１，０，１．Ｏが出力される。この
結果論理オアゲート１２０．　１２１．１２３には１．
０．１．１が得られ、論理オアゲート１２１が′０”を
出力するためアントゲ−）１３０はオーバーフロー検出
端子１６０に対し′″Ｏ”を出力し、オーバーフローが
発生することを示す。この時のオーバーフローの方向は
入力端子１００から加えられた積出力の最上位ビットが
オーバーフロ一方向端子１７０に現われ、この場合は＠
１ｍであるから２ビツトシフトにより負方向のオーバー
フローが発生することが検出できる。正方向のオーバー
フローの検出も同様である。

〔発明の効果〕

以上説明した様に本発明は、入力信号の変動範囲ｔ−−
１から＋１までと固定した乗算回路にバレルシフタとオ
ーバーフロー検出器及びオーバーフロー訂正器を設ける
ことによシ、入力信号の変動範囲を上記変動範囲を越え
ｔ信号に対してもオーバーフローの心配なく精度よく計
算できる効果がある。１一本発明によればオーバーフロ
ーの影響を最小限に抑えられるので、アダグチイブフィ
ルタ等での応用では安全なシステムが実現できる効果が
ある。

【図面の簡単な説明】

第１図は本発明の信号処理用乗算器の一笑施例を示すブ
ロック図、第２図は第１図におけるオーバーフロー検出
器の一回路例を示す回路囚である。 １・・・・・・乗数入力端子、２・・・・・・被乗数入
力端子、３・・・・・・乗数レジスタ、４・・・・・・
被乗数レジスタ、５・・・・・・乗Ｘ器、６・・・・・
・バレルシフタ、７・・・・・・シフト量入力端子、８
・・・・・・正の最大値入力端子、９・・・・・・負の
最大値入力端子、１０・・・・・・オーバーフロー検出
器、１１・・・・・・選択回路、１２・・・・・・出力
端子。

Claims (1)

【特許請求の範囲】
1. ２つの単精度桁固定小数点データの積を倍精度桁固定小
   数点データとして出力する乗算器と、前記乗算器出力を
   外部から与えられた桁数分上位方向にシフトするバレル
   シフタと、前記バレルシフタによる上位方向シフトによ
   りオーバーフローが発生したか否かを検出する検出回路
   と、前記オーバーフロー検出回路がオーバーフロー検出
   時にはオーバーフローの方向（正または負）の最大値を
   出力し、オーバーフロー非検出時には前記バレルシフタ
   の出力の上位単精度桁数分のデータを出力する選択回路
   を含んで構成されることを特徴とする信号処理用乗算器
   。