JPS6257234A - 配線構造体 - Google Patents

配線構造体

Info

Publication number
JPS6257234A
JPS6257234A JP60195837A JP19583785A JPS6257234A JP S6257234 A JPS6257234 A JP S6257234A JP 60195837 A JP60195837 A JP 60195837A JP 19583785 A JP19583785 A JP 19583785A JP S6257234 A JPS6257234 A JP S6257234A
Authority
JP
Japan
Prior art keywords
wiring
layer
connecting hole
coating layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60195837A
Other languages
English (en)
Other versions
JP2581666B2 (ja
Inventor
Yoshio Honma
喜夫 本間
Takashi Nishida
西田　高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60195837A priority Critical patent/JP2581666B2/ja
Priority to US06/900,523 priority patent/US4710398A/en
Publication of JPS6257234A publication Critical patent/JPS6257234A/ja
Application granted granted Critical
Publication of JP2581666B2 publication Critical patent/JP2581666B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は基板上に形成される複数層の配線の層間接続部
の構造に係り、特にその許容電流を向」−させるのに好
適な構造に係る。
〔発明の背景〕
第２図を用いて従来の配線構造体の問題点を述べる。こ
れは、たとえばテクニカル・ダイジエスト・オブ・アイ
・イー・ディー・エム（Ｔｅｃｈｎｉｃａｌ［］Ｊｇｅ
ｓｔ　ｏｆ　ｌｒＥＤＭ）　１９８３年、第５５０〜５
５３頁などに記されているもので、基板１０上の＾ＱＳ
ｉ合金などからなる下部配線１１の上に層間絶縁膜１２
としてＳ　ｉ　Ｏ，膜が形成されている。その所定の位
置には接続孔１３が開孔されている。その接続孔１３内
部には充填金属１４として選択気相成長法によってＷが
埋め込まれている。この様に接続孔内部に埋め込まれた
Ｗは許容電流密度が高く、信頼性向上に有効とされてい
る。さらにこの上に上部配線１５が形成されている。
この従来の配線構造においては、接続孔１３内の充填金
属１４の信頼性は高いものの、接続孔１３の上・下部配
線層との接触部１３ａ及び１３ｂにおける許容電流密度
は上・下部配線層１１゜１５を構成する材料の許容電流
密度によって制約されてしまう為に、必ずしも信頼性向
上につながらないという欠点があった。
〔発明の目的〕
本発明はこの様な接続孔の上面もしくは下面の接触部に
起因する信頼性向上の制約要因を取り除く高信頼度の配
線構造体を提供することにある。
〔発明の概要〕
本発明は接続孔の上・下面を１層以」―の許容電流密度
の高い遷移金属や合金、もしくは化合物などの層によっ
て覆い、かつ被覆層の面積は接続孔の面積よりも広くす
る。これによって接続孔より流れ出た電流は被覆層内部
を流れて拡散した徐に配線層に流れるために、被覆層と
配線層との接触部分における電流密度が著しく低下し、
信頼性の大幅な向上を実現したものである。
〔発明の実施例〕
実施例１ 第１図を用いて説明する。表面に絶縁膜を有するＳｉ等
の基板２０」二にＡＱ−１％Ｓｉ合金からなる厚さ１μ
ｍの下部配線層２１を形成した。接続孔２３の接続予定
位置に下部被覆層２６として厚さ０．２μｍのＷ膜を形
成した。次いで層間絶縁膜２２として厚さ２μｍのＳ　
ｉ　Ｏ２膜を被着し、１μｍφの接続孔２３を開孔した
。この接続孔２３内部にはＡＱ−１％Ｓｉを充填した。
次に上部被覆層２７として、厚さ０．２μｍのＭｏを形
成し、その上に上部配線層２５として厚さ１μｍのＡＱ
−１％Ｓｉ膜よりなる配線を形成した。」二・下被躍層
２６．２７の面積は接続孔２３の約３倍とした。−上下
被覆層２６．２７が存在しない場合、この接続孔を介し
て流すことのできる電流はたがだか１．　ｍ　Ａ程度で
あるが、上下の被覆層２６゜２７が存在するために許容
電流密度が向上し２ｍＡ以上の通電も可能となった。
実施例２ 第３図を用いて説明する。基板３０．層間絶縁膜３２．
接続孔３３の材料２寸法等は実施例１と同一とした。上
部配線３５と下部配線層３１は厚さ１μｍのＡＱ−３％
Ｃｕ合金膜を用いた。下部被覆層３６は厚さ約０．２μ
ｍの第１の下部被覆層３６ｂと厚さ約０．１μｍのＭｏ
５ｊ２からなる第２の下部被覆層３６ａとの２層構造と
した。次に充填金属３４として、選択気相成長法によっ
てＷを形成した。上部被覆層３７としては厚さ０．２μ
ｍのＴｉＮ膜を用いた。上・下部被覆層３６゜３７の面
積は接続孔３３の面積の５倍とした。
本構造においては下部・−Ｌ部配線層３１．３５として
許容電流密度の高いＡｆｌ−３％Ｃｕ合金を用いたため
に実施例１よりも更に３倍程度許容電流が向上する。ま
た上・下部被覆層３６．３７としてＴｉＮを用いている
ため耐熱性が向上し、５００℃程度の熱処理によっても
構造変化を生じないという利点もある。第２の下部被覆
層３６ａは主にＷの気相成長を行う際にＷとＴｉＮとの
電気的接触を良好にするために設けたものであるが、第
１の下部被覆層３６ｂのＴｉＮ膜との重ね膜とすること
によってそのシート抵抗が低下し、電流の拡散効果が向
上するという効果も得られる。
以−Ｌの実施例において、上・下部配線層は同一の材料
を用いた場合について示したが、実際には相互に異なる
材料であって良い、その材料としては、ＡＱにＴｉ、Ｗ
等を混入した合金であっても良いし、またＡｆｉ／（ｉ
ｌ！！移金属やシリサイド）／ＡＱ等の層状の材料であ
っても良い。また上・下部被覆層としては、Ｗ、ＴｉＮ
の他にＭｏ、Ｃｏ。
Ｃｒ、Ｚｒ、Ｔａやその合金、さらにはその窒素化合物
、あるいはＣｕやｐｔ等の貴金属やその化合物、さらに
はそれらの重ね膜であっても同様な効果が得られる。ま
た第２図、第３図において、上・下部被覆層は上・下部
配線層の一部に限定された例を示しているが、これらは
各配線層の全面に延伸していても良い。
また充填金属としてはＴｉ、Ｚｒ、Ｔａ等の遷移金属や
その合金、さらには窒素化合物であって良い。またやや
信頼性は劣るものの、ＡＱを主とする合金を用いても良
い。
〔発明の効果〕
上記説明から明らかなように、本発明によれば極めて信
頼性の高い配線構造体を形成することが可能になり、高
い集積密度を有する半導体装置の形成に極めて有用であ
る。
【図面の簡単な説明】
第１図は本発明の一実施例の断面構造を示す図、第２図
は従来構造の説明図、第３図は本発明の他の実施例を説
明する図である。 １．０，２０，３０・・・基板、１．１，２１，３１・
・・下部配線層、１２，２２．３２・・・層間絶縁膜、
１３゜２３．３３・・・接続孔、１．４，２４，３４・
・・充填金属、１５，２５．３５・・・−Ｉ―部配線層
、１６，２６゜３６・・・下部被覆層、３６ａ・・・第
２の下部被覆層、３６ｂ・・・第１の下部被覆層、１７
，２７．３７・・・上部被覆層。 ；／ ｆ　１　　図 １Ｚ図 石　３　図 ぢ

Claims (1)

    【特許請求の範囲】
  1. 配線基板上に２層以上の金属配線層が形成されており、
    かつその配線が上層もしくは下層の配線層と接続孔を介
    して接続された構造を有し、上記接続孔内部に配線金属
    が充填され、充填された金属層の上面及び下面が遷移金
    属、該遷移金属の合金、もしくは該遷移金属の窒化物か
    らなる被覆層によつて覆われており、該被覆層の面積が
    被覆している接続孔の面積よりも広いことを特徴とする
    配線構造体。
JP60195837A 1985-09-06 1985-09-06 配線構造体の製造方法 Expired - Lifetime JP2581666B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60195837A JP2581666B2 (ja) 1985-09-06 1985-09-06 配線構造体の製造方法
US06/900,523 US4710398A (en) 1985-09-06 1986-08-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195837A JP2581666B2 (ja) 1985-09-06 1985-09-06 配線構造体の製造方法

Publications (2)

Publication Number Publication Date
JPS6257234A true JPS6257234A (ja) 1987-03-12
JP2581666B2 JP2581666B2 (ja) 1997-02-12

Family

ID=16347828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195837A Expired - Lifetime JP2581666B2 (ja) 1985-09-06 1985-09-06 配線構造体の製造方法

Country Status (2)

Country Link
US (1) US4710398A (ja)
JP (1) JP2581666B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314851A (ja) * 1987-06-17 1988-12-22 Nec Corp 半導体装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5285437A (en) * 1990-06-12 1994-02-08 Sanyo Electric Co., Ltd. Audio device having control function with use of card
US5982040A (en) * 1996-11-18 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241164A (ja) * 1987-03-30 1988-10-06 Toshiba Corp スパッタリングターゲットおよび電気配線用合金膜
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5162260A (en) * 1989-06-01 1992-11-10 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5055425A (en) * 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
KR950009939B1 (ko) * 1990-11-30 1995-09-01 가부시끼가이샤 히다찌세이사꾸쇼 박막 형성 방법 및 그에 의해 형성된 반도체 장치
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
FR2728436A1 (fr) * 1994-12-26 1996-06-28 Roquette Freres Sucre cuit et son procede de fabrication
US6077768A (en) * 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
US5783485A (en) * 1996-07-19 1998-07-21 Motorola, Inc. Process for fabricating a metallized interconnect
KR100226742B1 (ko) * 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
JP4236778B2 (ja) * 1999-11-01 2009-03-11 株式会社ルネサステクノロジ 半導体装置
JP7027066B2 (ja) 2017-08-24 2022-03-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950544A (ja) * 1982-09-17 1984-03-23 Hitachi Ltd 多層配線の形成方法
JPS59227159A (ja) * 1983-06-07 1984-12-20 Seiko Epson Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057738B1 (de) * 1981-02-07 1986-10-15 Ibm Deutschland Gmbh Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits
US4532702A (en) * 1983-11-04 1985-08-06 Westinghouse Electric Corp. Method of forming conductive interconnection between vertically spaced levels in VLSI devices
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950544A (ja) * 1982-09-17 1984-03-23 Hitachi Ltd 多層配線の形成方法
JPS59227159A (ja) * 1983-06-07 1984-12-20 Seiko Epson Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314851A (ja) * 1987-06-17 1988-12-22 Nec Corp 半導体装置
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US5285437A (en) * 1990-06-12 1994-02-08 Sanyo Electric Co., Ltd. Audio device having control function with use of card
US5982040A (en) * 1996-11-18 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2581666B2 (ja) 1997-02-12
US4710398A (en) 1987-12-01

Similar Documents

Publication Publication Date Title
JP2581666B2 (ja) 配線構造体の製造方法
JPH06151815A (ja) 半導体装置とその製造方法
JPH06310509A (ja) 半導体集積回路の配線構造
JPH03274732A (ja) 半導体集積回路装置
JPH02125431A (ja) 半導体装置
JPS5950544A (ja) 多層配線の形成方法
JPH01135043A (ja) 多層配線の形成方法
JPS59202651A (ja) 多層配線の形成方法
JP2623610B2 (ja) ジョセフソン接合素子
JPH0472733A (ja) 半導体装置の製造方法
JPH07283318A (ja) 半導体装置及び半導体装置の製造方法
JPH05343401A (ja) 半導体装置
JPH07130851A (ja) 配線形成方法
JP2906815B2 (ja) 半導体装置の製造方法
JPH06318591A (ja) 半導体集積回路の配線構造体
JPH05114599A (ja) 半導体装置及びその製造方法
JPH08255831A (ja) 半導体装置
JPH0794507A (ja) 半導体装置
JPH02143429A (ja) 半導体装置及びその製造方法
JPH0524672B2 (ja)
JPH01125847A (ja) 半導体装置およびその製造方法
JPS61116860A (ja) 半導体集積回路の多層配線の形成方法
JPH09260379A (ja) 半導体装置およびその製造方法
JPH0493030A (ja) 半導体装置およびその製造方法
JPS59202666A (ja) アルミニウム合金配線