JPS6257235A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、半導体装置の製造方法に関し、更に詳細に
はＭＯＳ　　ＦＥＴ等の半導体装置の電極配線を形成す
るための方法に関するものである。

［発明の技術的背景１ 従来、ＭＯＳ　　ＦＥＴ等の半導体装間の製造において
、グー１〜電極並びにソース領域及びドレイン領域の一
トに金属珪化物からなる電極配線を形成する方法として
、シリコン基体上の金属膜を不活性ガス中で熱処理して
該金属膜を金属珪化物層に変換することが行われている
が、不活性ガス中に含まれている酸素によって酸化物が
部分的に生成するため、安定した抵抗値の金属珪化物を
制御性よく形成することは困難であった。　そこで、こ
の問題を解決するために、第３図に示すような製造方法
が提案されている。

この方法では、まず、第３図（ａ　）に示すように面方
位（１００）のｎ型シリコンの半導体基板１上にフィー
ルド酸化膜２を形成するとともに該フィールド酸化膜２
の下にｎ型の反転防１１：層３を形成し、更に該フィー
ルド酸化膜２間の半導体基板（素子領域）表面に１００
〜５００Ｘ厚の酸化膜４を形成する。　次に、ｎ型不純
物をドープした多結晶シリコン膜を全面に堆積させた後
、公知のホトエツチングプロセス（ＰＥＰ）ｌこよって
該多結晶シリコン膜を選択的にエツチングして第３図（
ｂ）に示すようにグー１〜電極５を形成し、引き続いて
、酸化膜４を透してグー１〜電極りどフィールド酸化膜
２との間の半導体基板１にボ［１ン等のｐ型不純物をイ
オン注入した後、活↑１化熱処理を行ってソース領１ｊ
！６とドレイン領域７とを形成する。

ついで、ＣＶ［）法にＪζっで全面にＣＶＤ−８１０２
膜を堆積した後、反応性イオンエツチング（ＲＩＩＥ）
によってゲート雷極５の表面どソース及びトレイン領域
の表面が露出するまでエツチングすると、第３図（Ｃ）
に示ｔ　Ｊ、うに、酸化膜４の殆どが除去されてソース
領域６とドレイン領１或７とが露出Ｍ−る一方、ゲー］
・電極５の両側面にのみｃｖｒ＋−ｓ　ｒ　０２膜８が
残り、またフィールド酸化膜２が残された状態どなる。

　そこで、スパッタリングによって全面に金属膜９（例
えばチタン膜）を堆積ざ１！に後、更にその十から同じ
金属の金属酸化膜１０（この場合酸化チタン膜）をｉｆ
ｆ積させるど第３図（Ｃ）の状態とイする。

第３図（Ｃ）の状態で熱処理を行うと、ソース領域６及
びドレイン領域７並びにグー１〜電ＩＬｉ　５の」二の
金属ＩＩ！、！　９と半導体基板１及び多結晶シリ−１
ンの中の８１原子とが反応して、第３図（（１）に示す
ように金属珪化物層１１〜１３が形成される。

このように、金属１１化物層１１〜１３がソース領域６
及びドレイン領１ＩＩｌ！７並びにゲート電極５の上に
形成された後、金属酸化膜１０やＣＶ　Ｄ　−８ｉ０２
膜８及び未反応の金属膜９をＴツチング除去する。　続
いて、層間絶縁膜としてＣＶＤ法により全面にＣＶＤ−
８ｉＯ２膜１４を第３図（（１）に示すように１１１槓
した後、ＰＰＰを行ってＣＶ［−８ｉＯ２ｔｌＵ１４に
：＋ンタクｌ−ホール１４ａを開孔させ、更にｃｖｐ−
ｓ　ｉ０２膜１４上に配線用のＡ１など金属膜のｊｆｆ
ｆ積及び該金属膜のパターニングを行ってソース配線１
５ａとドレイン配線１５ｂどを形成する。

前記の如く金属酸化物膜で保護し熱処理をする方法によ
れば、不活ｆ１ガス中で熱処理を行って金属珪化物を形
成する従来方法にくらべて金属珪化物の膜厚の制御性が
よくなり、抵抗値の安定した金属珪化物配線を再現性よ
く形成り−ることができる。

しかしく２がら、前記捉案の方法にも次のような欠点が
あった。

［背耐技術の問題点］ 第３図に示した前記の方法では、金属珪化物層１１〜１
３を形成後に金属酸化膜１０を除去してしまうため、次
工程に移る間ゲート電極５並びにソース領域６及びドレ
イン領域７の十の金属珪化物層が露出１ノ、その結果、
該金属珪化物層表面において偏析したＳｉのＳｉＯ２や
析出したＴｉのｒｔ　０２などの酸化膜が生じてゲート
電極上抵抗の増大や該金属珪化物層とＡ１配線１５ａ。

１５ｂとの密着力の低下によるコンタク１〜抵抗の増大
などの不具合をｉｌｌ来し、トランジスタの特性に悪影
響を及ぼすという問題点があった。

Ｉ発明の目的］ この発明の目的は、前記の如ぎ不具合をＩＨ来すること
のない、半導体装置の改良された製造方法を提供するこ
とである。　更に詳細には、この発明の目的は、ゲート
電極上の金属■１化物層又はソース領域上及びドレイン
領域上の金属珪化物層を酸化させることのない、数層さ
れた電極配線の形成方法を提供することである。

［発明の概要］ この発明による方法は、グー１〜電極、又はソース領域
及びドレイン領域の上に金属膜をＪｆｆ積し、更にその
上に銅薄膜を堆積させて保護した後熱処即を行うことに
よってゲート電極、又はソース領域及びトレイン領域の
土の金属膜を金属珪化物層に変換させ、更に銅薄膜に接
続するＡＩなどの配線を形成することを特徴とするもの
である。

この発明の方法では、金属珪化物層の」ニを銅薄膜で保
護して金属珪化物層を形成１ノ、形成した後も該銅薄膜
が残されているので金属珪化物層が露出せず、従って、
電極配線の形成■程中金属珪化物層に酸化物等が形成さ
れる恐れがない。　それ故、金属珪化物層の面抵抗値が
安定するばかりでなく、配線形成後に熱処理を行うと、
配線各層と該金属珪化物層との著しく密着性が向上して
コン６一 タクト抵抗をジ少さＵることができる。

［発明の実施例］ 以下に第１図を参照して本発明方法の一実施例について
説明する。

なお、以下に説明覆る本発明の実施例においても、ソー
ス領域及びドレイン領域並びにグー１〜電極を形成する
までの工程は、第３図の方法と同じである。

本発明の方法では、まず、第１図（ａ　）に示すように
、面方位（１００）のｎ型半導体基板１の表面にフィー
ルド酸化膜２を形成するとど−ｂにフィールド酸化膜２
の下の半導体基板にｎ　Ｑｌ！の反転防１！一層３を形
成する。　ついで、フィールド酸化膜２間の半導体基板
表面にゲー１へ酸化膜どなる厚さ１００〜５００人の酸
化膜４を形成づる。

次にｎ型不純物をドープした多結晶シリコン膜を全面に
１η積させた後、ｌ）　Ｅ　Ｐを行って酸化膜４−Ｌに
多結晶シリコンのグー１〜電極５を第１図（ｂ）のよう
に形成する。　更に、ゲート電極５１どフィールド酸化
膜２との間の領域に酸化膜４を透してボロン等のｎ型不
純物をイオン注入した後、活性化熱処理を行ってソース
領域６とドレイン領域７とを形成する。

ついでＣＶＩ）法によってｃｖｎ−ｓ　ｒ　Ｏｗ膜８を
全面に堆積さゼた後、反応性イオンエツチングにＪ：つ
てソース領域６及びドレイン領域７０表面が露出するま
でエツチングを行ってグー１〜電極５の下のゲート酸化
膜の部分を残して酸化膜４を除去でると第３図（Ｃ）の
状態となる。　この状態では、ゲート電極５が露出して
その上のＣＶＩ″）−ｓ　＋　０２膜は完全になくなっ
ているが、ゲー１へ電極５の側面に堆積したＣＶＤ−８
ｔ０２膜８は残っている。

次に、アルゴンガスのスパッタリングによって厚さ５０
０〜６００人のチタン膜１６を全面に堆積した後、引き
続いて、アルゴンのスパッタリングにより厚さ２０００
Ｘの銅薄膜１７を全面堆積させると第１図（ｄ　）の状
態となる。

次に、第１図（ｄ）の状態の半導体基板を拡散炉に入れ
て窒素ガス中にて８００℃、　３０分間の熱処理をｆｊ
うと、ゲート電極５の多結晶シリコンのＳｉ原子と半導
体基板のＳｉ原子がチタン膜１６中のチタンど反応して
ゲーｉ〜電極５並びにソース領１８！６及びドレイン領
域７の一部に第１図（ｅ　）に示すようにチタン珪化物
層１８〜２０が形成される。　そこで、未反応のチタン
膜とその上の銅薄膜だけをアンモニア水及び過酸化水素
水の混合液で溶解し除去１ノで、銅薄膜１７及びチタン
膜１６をパターニングするど第１図（ｅ）の状態どなる
。

次に、層間絶縁膜としてのＳｉＯ２膜２１膜用１図（ｒ
）のように全面Ｎ禎させた後、ＰＦＰを行ってソース領
［６とドレイン領域７の十の＄１０２膜２１にコンタク
トホール２１ａを選択量孔し、更に５ｉ０２膜２１の上
に蒸着法で堆積させたＡ１膜にＰＥＰを行って配線１５
ａ及び１５ｂを形成する。　そして、配線形成後に４０
０℃で３０分間の熱処理を行うことによって配線と銅薄
膜及びチタン珪化物層並びに半導体基板表面のそれぞれ
の界面にお【）る相互拡散を行わせて配線系を完成させ
る。

９一 本発明の方法ではチタン膜（すなわち金属膜）の上に銅
薄膜を堆積させた後にチタン珪化物層を形成さｌている
ので不活性ガス中のＭ素によってチタン珪化物層に酸化
物が生成することはない。

また、チタン珪化物層は全工程中銅薄膜に保護されて露
出することはないので該チタン珪化物層の表面に有害な
酸化物層が形成される恐れがない。

それは雰囲気からの酸化ばかりでなく、例λば層間絶縁
膜としての５１０２膜２１とチタン珪化物層との界面反
応をも抑制することができる。　従って、銅薄膜を利用
しそれを配線の一部として残すという簡単な工程で常に
安定した抵抗値のチタン珪化物層を形成することができ
、また電極配線におけるチタン珪化物層の接合が完全な
ものとなり、コンタクト抵抗を著しく低減することがで
きる。

第２図は、銅薄膜を形成して熱処理を行った場合と、銅
薄膜を形成せずに熱処理を行った場合とについてコンタ
クト抵抗の値を示したものであり、同図において、曲線
Ａは銅薄膜を形成して熱処理を行ったものの一１ンタク
ト抵抗の値を示し、曲線Ｂは銅薄膜を形成せずに熱処理
を施したものの］ンタク１−抵抗の値を示しＣいる。

ムお、同図において、横軸は熱処理温度（°Ｃ）、縦軸
は二１ンタクト抵抗（０・Ｃｌｌ１２）を表している。

第２図から明らかなように、銅薄膜を形成した場合は銅
薄膜を形成しない揚含まり１桁−６低下Ｍるというよう
に著しくコンタク１−抵抗が低くなり、特に、４００℃
以トでの熱処理を行うことにより、その効果は著しいも
のとなることがわかる。

［発明の効果］ 前記実施例でも説明したように、本発明の方法では、金
属膜の上に銅薄膜を１１１＾させてから金属■１化物層
を形成し、更に銅薄膜に保護されて熱処理などが行われ
るため、従来の製造方法における問題点（すなわら、配
線とコンタクトとの接合における接合力の弱さや接合の
不安定性）が解決され、その結果、本発明方法にＪ：れ
ば、従来の製造方法によるよりも二］ンタクト抵抗の小
さい１つ安定した性能の半導体装置を再現性よく製造覆
ることができる。

なお実施例では金属膜としてチタンＩＩφを用いる例の
みを示したが、チタン以外のＭｏ　、Ｗ、Ｔａなどシリ
サイドを形成覆る高融点金属を使用してもよいことは当
然である。

【図面の簡単な説明】

第１図は本発明方法の一実施例の主要工程を半導体装ｊ
Ｎの断面図どｌノて示したＴ稈図、第２図は本発明方法
による効果を従来方法に対比して示したグラフ、第３図
は従来の方法を示したＴ稈図である。 １・・・半導体基板、　２・・・フィールド酸化膜、３
・・・反転防止層、　４・・・酸化膜（ゲート酸化膜）
、５・・・ゲート電極、　６・・・ソース領域、　７・
・・ドレイン領域、　８・・・ＣＶｒ）−８ｉ　０２膜
、　９・・・金属膜、　１０・・・金属酸化膜、　１１
〜１３・・・金属珪化物層、　１４・ＣＶＤ−８ｉＯ２
膜、１５ａ、１５ｂ・・・配線、　１４ａ・・・コンタ
クトホール、　１６・・・チタン膜、　１７・・・銅薄
膜、１８〜２０・・・チタン珪化物層、　２１・・・Ｓ
　＋　０２膜、　２１ａ・・・］ンタク１〜ホール。 １７く 館１図 第１図 °？゛て：１、 コ 頻■ｆｆｉ五度（＠Ｃ） 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １　絶縁ゲート電界効果トランジスタを有する半導体装
   置の製造方法であって、 シリコン半導体基板に形成したソース・ドレイン領域の
   上に又は多結晶シリコンからなるゲート電極の上に金属
   膜を堆積し、更に該金属膜の上に銅薄膜を堆積した後に
   該半導体基板を熱処理をして該金属膜を該金属の珪化物
   層に変換し、該金属珪化物層からなる電極配線を形成す
   ることを特徴とする半導体装置の製造方法。