JPS6258189B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジヨン受像機の集積回路素子
化される画質制御装置に関するものである。

従来の画質およびコントラスト制御回路の具体
例を第１図に示し、その動作を説明する為に第２
図に波形図を示す。第１図において、入力端子１
に第２図Ａのような入力映像信号が加えられる。
この映像信号Ａはコンデンサ２を介してトランジ
スタ３のベースに加えられる。該ベースには抵抗
４を通して適当な直流バイアスが印加されてい
る。そのエミツタからの出力はトランジスタ５の
ベースに加えられ、そのエミツタにはアースとの
間に抵抗６とダイオード７の直列回路と、ピーキ
ング用コンデンサ８が接続されている。また、ト
ランジスタ５のエミツタの出力の映像信号はトラ
ンジスタ９のベースに加えられ、そのエミツタは
抵抗１０で接地されている。トランジスタ５，９
のコレクタはトランジスタ１１〜１４で構成され
る画質制御用のダブルバランス形の差動増幅器１
５のそれぞれのエミツタに加えられる。この回路
はよく知られているものであるので、詳細な説明
は省く。その出力はトランジスタ１６〜１９で構
成されるコントラスト制御用のダブルバランス形
の差動増幅器２０の片側のエミツタに接続され、
もう一方のエミツタにはトランジスタ２１で適当
な直流電流が供給されている。この差動増幅器２
０の出力は負荷抵抗２２，２３に接続され出力端
子２４から画質とコントラストが制御された映像
信号が出力される。

かかる回路において、いま、画質制御端子２５
よりも２６が充分高い電圧であれば、トランジス
タ１２，１３が導通して出力信号としてはピーキ
ングのかかつた映像信号を出力することになる。
逆に、端子２５よりも２６が充分に低い電圧とな
ると、トランジスタ１１，１４が導通して出力信
号として入力映像信号をそのまま出力することに
なる。また、端子２５と２６とが同じ電圧であれ
ば、トランジスタ１１〜１４にはほぼ同じ電流が
流れることになり、ピーキングのかかつた映像信
号と入力そのままの映像信号とが半分ずつ加算さ
れて出力されることになる。つまり、端子２５と
２６の電圧差によつて画質が制御される。

かくして画質制御された映像信号は、コントラ
スト制御用の差動増幅器２０に加えられ、コント
ラスト制御端子２７，２８からの制御電圧によつ
て振幅が制御されてから出力端子２４に出力され
る。

このような回路では、画質をシヤープにした時
の動作としてはコンデンサでピーキングした信号
を出力するようにしているため、第２図Ｂの波形
で示すようにオーバーシユートだけが現われると
同時に、そのプリシユート波形の立下りがなだら
かなものとなる。このため、入力映像信号として
プリシユートのある波形の信号が必要となるが、
そうすると画質をソフトにするように制御した時
に充分にプリシユートをなくすことが難しくな
り、いずれにしても良好な画質の画像が得られな
いという欠点がある。

そこで、本発明はかかる従来の欠点を解消し
て、プリシユートとオーバーシユートをともに適
当に付加することができて良好な画質に制御する
ことができ、しかも、使用する電流が少なくて
IC化に適した装置を提供することを目的とする
ものである。以下、その一実施例について第３〜
５図を参照して説明する。

本発明の実施例の具体回路を第３図に示し、第
４図にはその画質制御回路の波形図を示す。な
お、第２図中において第１図中と同一の構成の部
分には同一番号を付している。すなわち本回路の
動作において、画質制御用とコントラスト制御用
のダブルバランス形の差動増幅器１５，２０と負
荷抵抗２２，２３の回路は従来と同様である。

さて、入力映像信号として第４図Ａに示すよう
な映像信号入力端子２９に加え、これを遅延時間
がΔｔの２個の遅延素子３０，３１と３個の抵抗
３２〜３４で構成した遅延加算回路で遅延加算し
て取り出した第４図Ｂ，Ｃのような入力信号Ｂと
入力信号Ｃをそれぞれ端子３５，３６に供給す
る。この２つの入力信号Ｂ，Ｃは、エミツタホロ
ワトランジスタ３７，３８のベースにそれぞれ加
えられる。又この両トランジスタ３７，３８のベ
ースには抵抗３９，４０を介して適当な直流バイ
アスが印加されている。この２つの信号Ｂ，Ｃ
は、トランジスタ４１，４２、抵抗４３，４４、
電流源回路４５および４６で構成された差分信号
作成用の差動増幅器４７の入力端子へ接続され、
その出力信号は入力信号Ｂと加算される。つまり
トランジスタ４８のコレクタにはシヤープな映像
信号が流れる。また、入力信号Ｂは抵抗４９とコ
ンデンサ５０とによつて積分されてソフトな映像
信号となる。

これを波形図で説明するとシヤープな時には、
差分信号波形が第４図Ｄの様になり、これが入力
信号Ｂを反転したものと加算されて出力信号は第
４図Ｅの様になつて、プリシユートとオーバーシ
ユートが均一に付加されたものを得ることがで
き、理想的な波形となる。

次に電流源回路４５，４６について説明する。
仮りに電流源回路４６が無いとすれば、電流源回
路４５の電流の半分は、負荷抵抗を流れることに
なる。このため、画質をシヤープにした時にはソ
フトの時と比較して出力信号の直流レベルが下が
ることになり、不都合である。また、逆にソフト
の時とシヤープの時の出力信号の直流レベルを合
わせるためにトランジスタ５１のコレクタに電流
源回路４５の半分の電流源を接続してもよいが、
集積回路では特に電流を無駄に使うことは好まし
くないし、更にトランジスタ２１に流す電流と同
じにする必要があるため、この電流も増す必要が
あつて良い方法ではない。これに対し、本装置の
電流源回路４６は電流源回路４５の半分の電流値
のものであり、差分作成回路のトランジスタ４２
に流れる直流電流を供給するものである。このた
め、負荷抵抗には差分回路からは信号成分のみの
電流しか流れないことになり、他のところへ無駄
な電流を流す必要もなく、電流が少ない回路とな
る。以上の様に本装置により、電流の少ない画質
制御回路で画質の向上を実現することができる。

以上詳述したように、本発明によれば、出力の
映像信号にプリシユートとオーバーシユートとを
適当に付加することができて良好な画質を得るこ
とができ、しかも電流の使用量が少なくて集積回
路素子化に適した実用的な効果の大きい画質制御
装置を得ることができるものである。

【図面の簡単な説明】

第１図は従来の画質制御装置の回路図、第２図
はその各部の波形図、第３図は本発明の一実施例
における画質制御装置の回路図、第４図はその各
部の波形図である。 １５……差動増幅器、２４……出力端子、２
５，２６……画質制御端子、２９……入力端子、
３０，３１……遅延素子、３２，３３，３４……
加算回路用の抵抗、３５，３６……入力端子、３
７，３８……トランジスタ、４５，４６……電流
源回路、４７……差分信号作成用の差動増幅器、
４８……加算回路用のトランジスタ、５１……ト
ランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 映像信号を遅延させる遅延回路と、この遅延
   した映像信号と元の映像信号とを加算する加算回
   路と、その加算出力信号と元の映像信号を上記遅
   延時間より短く遅延した映像信号とを２つの入力
   端子に供給してそれらの差分信号を得る差動増幅
   器と、その差分信号と上記短く遅延した映像信号
   とを加算する加算回路と、上記短く遅延した映像
   信号を積分する積分回路と、その積分出力信号
   と、上記差分信号と上記短く遅延した信号とを加
   算した信号とを直流電圧の制御によつて任意の割
   合で加算する加算回路とを備え、上記差動増幅回
   路はエミツターに電流源回路を接続し、かつこの
   差動増幅回路は出力側のコレクタにも電流源回路
   を接続したことを特徴とする画質制御装置。