JPS63119100A - サンプル・ホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ダイナミックレンジ及び周波数特性を改善し
たサンプル・ホールド回路に関する。

〔従来例〕

従来のサンプル・ホールド回路は第３図に示すものがあ
る。まず構成を説明すると、Ｑｌｒ　Ｑ２　、　Ｑ５は
ＮＰＮ型のトランジスタフあり、差動対を形成するトラ
ンジスタＱ、、Ｑ２のコレクタ端子がトランジスタＱ３
のベース・エミツタ端子間に接続され、トランジスタＱ
３のコレクタ端子は電源端子ＶｃｃＫ１トランジスタＱ
１．Ｑ２の共通エミッタ端子は定電流源回路１を介して
グランド端子に接続されている。

トランジスタＱ１＝Ｑ２の夫々のベース端子はサンプル
・ホールド信号Φ、Φを印加するための制御信号入力端
子２，１ｍ、）ランジスタＱ６のベース端子は抵抗４を
介して入カノンツ７アアン７″５の出力端子に夫々接続
され、入力端子７より入力バッファアンｆ５を介して入
力信号Ｖｓｉｇを供給するようになっている。

更に、）ラン・クスタＱ３のエミッタ端子はホールＰ・
コンデンサＣを介してグランド端子に接続されると共に
、出力バッファアンｆ８を介して出力端子９に接続され
ている。

次にかかる構成のサンプル・ホールド回路の作動を説明
する。

制御信号入力端子２，３に供給される制御信号Φ、Φは
サンプル期間及びホールド期間を設定するものフ、第４
図に示すように、相互に同時に同一レベルとならない所
定電圧振幅ｖＨの矩形波信号であり、次表に示すよ５に
、制御信号Φが”Ｌ”レベル〒且つ制御信号Φが”Ｈ”
レベルとなる時をサンプリング期間Ｔｓ１制御信号Φが
１Ｈ”レベル〒且つ制御信号Φが”Ｌ“レベルとなる時
をホールド期間ＴＨＶＣ設定する。

即ち、サンプリング期間’ｒｓＶＣおいては、トランジ
スタＱ２は”Ｌ″レベル制御信号Φによりオフ、トラン
ジスタＱ１はｗＨｎレベルの制御信号Φによりオンとな
るのフトラン、クスタＱ６もオンとなり、したがって信
号入力端子７に入力信号Ｖｓｉｇが印加されると、ホー
ルｒコンデンサＣの両端には、入力信号’１５１ｇから
トランジスタＱ３のベース・エミツタ間電圧Ｖｂｅδを
差し引いた電圧Ｖｓｊｇ−Ｖｂｅ５が発生する。

一方、ホールド期間ＴＨＶｃおいては、逆にトランジス
タＱ２がオン、トランジスタＱ１がオフとなるので、定
電流源回路１へ流れ込む電流は抵抗４及びトランジスタ
Ｑ２を介して流れ込み、この時に抵抗４に発生する電圧
降下〒もって図中の接続点Ｐｃの電位が降下することＫ
よりトラン、ジスタＱ６をオフにする。このように、ト
ランジスタＱ、とＱ６が同時にオフとなることで、前記
サンプリング期間Ｔｓ中にホールＰ：ｒンデンサＣＫ発
生した電圧は、充電又は放電されることなく一定のホー
ルド電圧ＶＨＤとして保持され、このホールド電圧ＶＨ
ＤＫ等しい出力電圧が出力端子９に出力される。

ここで、ホールド期間ＴＨ中は、入力信号Ｖｓｉｇの電
圧が変化してもホールド電圧ｖＨＤが変動しないことが
必要であり、この条件を満足するために抵抗４の抵抗値
Ｒ８及び定電流源回路１の設定電流Ｉａを所定値に設定
して、この期間ＴＨ中は常にトランジスタＱ３が順バイ
アスとならないように設計しである。

即ち、トランジスタＱ６の順方向のベース・エミッタ間
電圧をＶｂｅ３、接続点Ｐｃの電圧なＶｐｃとした場合
、接続点Ｐｃ　、　ＰＨ間電圧Ｖｐｃ　−ＶＨＤは常Ｋ
、（ｖＤｃ　　ＶＨＤ　）　＜、　Ｖｂｅ３−−　　（
１）となることが条件↑ある。＊に、上記式（１）で明
らかなように、ホールド電圧ＶＨＤ　ｉｒ低い電圧レベ
ルにある時に入力信号ＶｓｉｇがＶｃｃの電源電圧に近
い振幅となった場合、もし接続点Ｐｃの電位Ｖｐｃもそ
れｋつれて上昇したならばトラン・クスタＱ３はオンし
てしまうが、これを防止して、入力信号Ｖｓｉｇが最大
振幅レベルＶｓｊｇ（ｍａｘ）となってもトランジスタ
Ｑ３がオンしないようにするため、抵抗４及び定電流源
回路１のそれぞれの値Ｒｓ、Ｉａは次式（２）の関係に
設定しである。尚、Ｖｓｉｇ（ｍｉｎ）は入力信号３Ｖ
ｓｉｇの最低電圧レベルを示す。

更に、入力信号Ｖｓｉｇの振幅は、トランジスタＱ１　
、　Ｑ２を飽和させない範囲に制限される。周知のよう
にトランジスタを飽和領域で作動させると動作が遅くな
り、又発振等の問題を生じ易いので、非飽和領域〒作動
させる必豊があるから〒ある。

第３図の回路では、ホールド期間ＴＨ中はトランジスタ
Ｑ２のペース端子に制御信号のによる電圧ｖＨが印加さ
れるので、入力信号Ｖｓｉｇが電圧ｖＨより低いとトラ
ンジスタＱ２は飽和する。したがって、ホールド期間Ｔ
Ｈ中にトランジスタＱ２を飽和させないためには、入力
信号ｖｓｉｇの最低電圧レベルＶｓｉｇ（ｍｉｎ）は、
次式（３）を満足する値でなければなうなＶｓｉｇ（ｍ
ｉｎ）　＞　ＶＨ＋　ＲＢ　ｘ　Ｉａ　＝−（３）この
ように、従来のサンプル・ホールド回路は上記式（２１
、（３１を同時に満足する振幅範囲の入力信号Ｖｓｉｇ
をサンプル・ホールドするようになっている。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のサンプル・ホールド回
路忙あっては、上記したようｋ、ホールｒ状態を完全に
するため、入力信号ＶｓｉＨの通る配線中に電圧降下を
得るための抵抗４が介在され、その結果、ダイナミック
レンジが狭くなる問題があった。更に、　　トランジス
タＱ３のコレクタ・ベース間容量及びトラン、ジスタＱ
２のコレクタ・グ２ンｒ間容量と抵抗４０時定数により
応答速度が遅くなる問題があった。又、抵抗４の抵抗値
を下げるとその分の電圧降下Ｒ８・Ｉａを確保するため
定電流源回路１の設定電流Ｉａを増加させる必要が生ず
るので消費電力が増加する問題があった。

〔問題点を解決するための手段〕

本発明はこのような問題点に鑑みてなされたものであり
、ダイナミックレンジが広くしかも周波数特性の優れた
サンプル・ホール１回路を提供することを目的とする。

この目的を達成するため本発明は、エミッタ端子にホー
ルド・コンデンサが接続される電力トランジスタと、該
電力トランジスタのベース・エミツタ間に並列接続され
該電力トランジスタの導通・非導通の制御を行なう差動
対とを備えるサンプル・ホール１回路において、該電力
トランジスタのペース端子にエミッタ７オロワ接続され
ペース端子より入力信号を入力するトランジスタと、該
電力トランジスタのペース端子の電位をホールド期間に
おいて該差動対の飽和電圧以上の所定電圧に保持する電
圧保持回路とを備えたことを特徴とする。

〔実施例〕

以下、本発明によるサンプル・ホール？　回路ｆ）一実
施例を第１図とともに説明する。尚、同図において第３
図と同−又は相当する部分については同一符号を附けて
いる。

まず、構成を第６図との相違点について説明する。

差動対を形成する一方のトランジスタＱ２のコレクタ端
子と電力増幅用のトランジスタＱ３のペース端子との接
続点ＰｃＫ、電圧保持回路１０が接続され、この電圧保
持回路１０は、電源端子Ｖｃｃと接続点Ｐｃ間にコレク
タ・エミツタ路が接続され制御信号入力端子１１にペー
ス端子が接続されるＮＰＮ型のトランジスタＱ４から成
っている。

更（、接続点ＰｃＫは、電源端子Ｖｃｃよシ定電流を供
給する定電流源回路１２が接続されると共に、エミッタ
フォロワ接続によりコレクタ端子がグランＰ端子に接続
するＰＮＰ型のトランジスタＱ５が設けられ、ペース端
子は信号入力端子１３に接続している。

ここで、制御信号入力端子１１は、ホールド期間ＴＨに
おいてトランジスタＱ２が飽和しないようにするため、 ＶＢ　≧Ｖａ　＋　Ｖｂｅ４　　　　　　−−−　（４
１を満足する電圧ｖＢが印加されている。尚、Ｖｂｅ４
はトランジスタＱ４の層方向ベース・エミツタ電圧であ
る。即ち、トランジスタＱ２のペース端子に電圧ｖＨの
制御信号Φが印加されているとき（ホールド期間）、ト
ランジスタＱ４のコレクタ電圧を電圧ｖＨ以上に保持し
て飽和するのを防止している。

又、ホールド期間ＴＨにおいてトランジスタＱ２が導通
、トランジスタＱ１が非導通となるため釦、定電流源回
路１．１２の夫々の設定電流Ｉａ、　Ｉｂは、Ｉａ　＞
　Ｉｂ　　　　　　　　　・・・・・・・・・・・・（
５）Ｋ設定されている。

次Ｋかかる構成のサンプル・ホールド回路の作動を説明
する。

制御信号Φが°Ｌ”レベル、制御信号Φが”Ｈ“レベル
となるサンプリング期間Ｔｓにおいては、トランジスタ
Ｑ１９　Ｑ３が導通、トランジスタＱ２が非導通となる
ので、入力端子１３に印加された入力信号Ｖｓｉｇの電
圧にほぼ等しい電圧がホールドコンデンサＣの一端ＰＨ
Ｋ発生する。

次に、制御信号Φが°Ｈ”レベル、制御信号Φが°Ｌ“
レベルとなるホールド期間ＴＨにおいては、トランジス
タＱ２が導通、トランジスタＱ１ｅ　Ｑ３が非導通とな
り、接続点ＰＣの電位は電圧ｖＨに保持される。したが
って、ホールド・コンデンサＣへの信号の入力は停止さ
れ、この期間中は接続点ＰＨの電位がホールド電圧ＶＨ
Ｄ　Ｋ保持される。

第２図は接続点Ｐｃに発生しうる最大電位に対する最大
入力信号振幅（ダイナミックレンジ）を表したグラフで
ある。直線囚に示すようＫ、接続点ＰＣの最大電位に比
例して最大信号振幅（ダイナミックレン−））は拡大し
ていく。これに対し第３図の従来例では、バッファ出力
点ＰＸの最大出力電位に対し、最大信号振幅は、■）で
示すよ５に特定の値Ｖｘを超えると（２）　＋３１式の
ために傾きが３に低下してしまう。このように本発明の
実施例によれば、従来例に比べて最大入力信号振幅（ダ
イナミックレンジ）が拡大される。

又、このように入力信号Ｖｓｉｇが最低電圧レベル（ｘ
ＯＶ）となっても、トランジスタＱ２は飽和することな
く、次のサンプル動作にす早く移行することができる。

３１Ｊ、従来のような電圧降下によってトランジスタＱ
３を非導通にするための抵抗が無いので、トランジスタ
Ｑ２ｔ　Ｑ、の寄生容量に伴う応答速度の低下は低減さ
れ、高速動作が可能となる。

〔発明の効果〕

以上説明したように本発明によれば、エミッタ端子にホ
ールド・コンデンサが接続される電力トランジスタと、
該電力トランジスタのベース・エミッタ間に並列接続さ
れ該電力トランジスタの導通・非導通の制御を行なう差
動対とを備えるサンプル・ホールド回路において、該電
力トランジスタのベース端子にエミッタフォロワ接続さ
れベース端子より入力信号を入力するトランジスタと、
該電力トランジスタのベース端子の電位をホールド期間
において該差動対の飽和電圧以上の所定電圧に保持する
電圧保持回路を備えたので、周波数特性の向上、消費電
力の低減化を図ることができ、しかもダイナミックレン
ジを拡大することが１きる。

【図面の簡単な説明】

第１図は本発明によるサンプル・ホールド回路の一実施
例を示す回路図、第２図は第１図に示す実施例のダイナ
ミックレンジを示す特性曲線図、第６図は従来のサンプ
ル・ホールド回路を示す回路図、第４図は第６図の回路
動作を説明するだめの波形図ｆある。 Ｑ、ｔ　Ｑｚｔ　Ｑａ、　Ｑ４・・・ＮＰＮトランジス
タＱ５・・・ＰＮＰトランジスタ １．１２・・・定電流源 ８・・・出力バッファアンプ Ｃ・・・ホールＰ・コンデンサ （ほか６名） 第　　１　　図 第　　２　　図 …十Ｖｂｅ３ 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 　エミッタ端子にホールド・コンデンサが接続される電
   力トランジスタと、 該電力トランジスタのベース・エミツタ間に並列接続さ
   れ該電力トランジスタの導通・非導通の制御を行なう差
   動対とを備えるサンプル・ホールド回路において、 前記電力トランジスタのベース端子にエミツタフォロワ
   接続され、ベース端子より入力信号を入力するトランジ
   スタと、 該電力トランジスタのベース端子の電位をホールド期間
   において前記差動対の飽和電圧以上の所定電圧に保持す
   る電圧保持回路を具備したことを特徴とするサンプル・
   ホールド回路。