JPS6258530B2 - - Google Patents
Info
- Publication number
- JPS6258530B2 JPS6258530B2 JP55139582A JP13958280A JPS6258530B2 JP S6258530 B2 JPS6258530 B2 JP S6258530B2 JP 55139582 A JP55139582 A JP 55139582A JP 13958280 A JP13958280 A JP 13958280A JP S6258530 B2 JPS6258530 B2 JP S6258530B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- semiconductor chip
- insulating film
- resin
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に係り、特に樹脂パツケ
ージに組み込まれた半導体チツプの高信頼性保証
を目的とした半導体装置の構造に関する。
ージに組み込まれた半導体チツプの高信頼性保証
を目的とした半導体装置の構造に関する。
半導体チツプを金属基板もしくは、絶縁基板上
にマウントし、半導体チツプ上の所定の位置に形
成されたパツド部分と半導体装置の端子に電気的
接続をなすベースリボン上に金線もしくは、アル
ミ線により、ボンデイングを行つた後樹脂封止を
行う、樹脂パツケージ半導体装置に於て、高信頼
性、高品質な半導体装置を保証するために行われ
る、過酷な加速試験の一つに低温−常温−高温と
いう温度サイクルを数百回繰り返す温度サイクル
試験がある。
にマウントし、半導体チツプ上の所定の位置に形
成されたパツド部分と半導体装置の端子に電気的
接続をなすベースリボン上に金線もしくは、アル
ミ線により、ボンデイングを行つた後樹脂封止を
行う、樹脂パツケージ半導体装置に於て、高信頼
性、高品質な半導体装置を保証するために行われ
る、過酷な加速試験の一つに低温−常温−高温と
いう温度サイクルを数百回繰り返す温度サイクル
試験がある。
従来、樹脂パツケージ半導体装置は−60℃〜＋
160℃の高低温、温度サイクル試験を繰り返した
場合、パツケージ素材の樹脂の熱膨脹、収縮によ
り、発生した応力が半導体チツプ表面の金属配線
層へ横方向の力として働き、このために、前記金
属配線層が所定の位置から数ミクロン移動し、最
後には、金属配線層の断線にまで到ることが多か
つた。
160℃の高低温、温度サイクル試験を繰り返した
場合、パツケージ素材の樹脂の熱膨脹、収縮によ
り、発生した応力が半導体チツプ表面の金属配線
層へ横方向の力として働き、このために、前記金
属配線層が所定の位置から数ミクロン移動し、最
後には、金属配線層の断線にまで到ることが多か
つた。
本発明は樹脂の熱膨脹による応力が半導体チツ
プ表面に直接かからない構造を半導体チツプ表面
になし、前記温度サイクル試験により金属配線層
が移動し、断線に到る不良を防止する半導体装置
の構造に関する。
プ表面に直接かからない構造を半導体チツプ表面
になし、前記温度サイクル試験により金属配線層
が移動し、断線に到る不良を防止する半導体装置
の構造に関する。
以下に具体例を示し説明する。第１図は半導体
チツプ１が基板２上にマウントされ前記半導体チ
ツプ上に形成された所定のパツド部と金属端子３
上の所定の部分にボンデイングワイヤ４をボンデ
イングし、結線した後樹脂５により封止する半導
体装置の断面図である。
チツプ１が基板２上にマウントされ前記半導体チ
ツプ上に形成された所定のパツド部と金属端子３
上の所定の部分にボンデイングワイヤ４をボンデ
イングし、結線した後樹脂５により封止する半導
体装置の断面図である。
第２図は、第１図の半導体チツプ１の表面を樹
脂５が包み込み封止している従来の半導体装置構
造を示す断面図であり、半導体チツプ表面を拡大
して示している。すなわち、半導体基板６の表面
には絶縁膜７が形成され、この上に、金属配線層
８が任意に形成され、更に、半導体チツプ表面を
保護するために保護絶縁膜９が形成されている。
脂５が包み込み封止している従来の半導体装置構
造を示す断面図であり、半導体チツプ表面を拡大
して示している。すなわち、半導体基板６の表面
には絶縁膜７が形成され、この上に、金属配線層
８が任意に形成され、更に、半導体チツプ表面を
保護するために保護絶縁膜９が形成されている。
前記半導体チツプ表面にはトランジスタ、配線
等が多数形成されており、これらを形成する場合
通常数千オングストローム〜数ミクロンの凹凸の
段差を有していることが普通である。特に金属配
線層８は通常1.0μ程度の膜厚を有し、半導体チ
ツプ表面をくまなくおおつている。保護絶縁膜９
は、前記半導体チツプ表面の凹凸にならい、凹凸
のまま形成されるため、樹脂５は、凹部にも当然
流れ込み、半導体チツプ表面全体を封止してい
る。
等が多数形成されており、これらを形成する場合
通常数千オングストローム〜数ミクロンの凹凸の
段差を有していることが普通である。特に金属配
線層８は通常1.0μ程度の膜厚を有し、半導体チ
ツプ表面をくまなくおおつている。保護絶縁膜９
は、前記半導体チツプ表面の凹凸にならい、凹凸
のまま形成されるため、樹脂５は、凹部にも当然
流れ込み、半導体チツプ表面全体を封止してい
る。
樹脂封止し、半導体装置が完成した後、半導体
装置の信頼性、品質を保証するために、種々の加
速試験が行われるが、この中で、−60℃〜25℃〜
＋160℃の低温高温温度サイクル試験がある。本
来、半導体装置を形成している物質すべてが温度
よる熱膨脹係数をもつているが、特に樹脂の熱膨
脹係数は150℃前後で他の物質に比較し、大き
く、低温になるにしたがい熱膨脹差が応力となり
前記半導体チツプ表面の凹凸を形成している金属
配線８に横方向への力を与える。この熱膨脹差に
よる応力が数百回以上働いた場合、徐々に横方向
へ移動していた金属配線８がやがて断線し、半導
体装置としての電気的特性を停止することにな
る。
装置の信頼性、品質を保証するために、種々の加
速試験が行われるが、この中で、−60℃〜25℃〜
＋160℃の低温高温温度サイクル試験がある。本
来、半導体装置を形成している物質すべてが温度
よる熱膨脹係数をもつているが、特に樹脂の熱膨
脹係数は150℃前後で他の物質に比較し、大き
く、低温になるにしたがい熱膨脹差が応力となり
前記半導体チツプ表面の凹凸を形成している金属
配線８に横方向への力を与える。この熱膨脹差に
よる応力が数百回以上働いた場合、徐々に横方向
へ移動していた金属配線８がやがて断線し、半導
体装置としての電気的特性を停止することにな
る。
本発明は、前記高低温、温度サイクル加速試験
による樹脂の熱膨脹差が直接、半導体チツプ表面
の横方向応力として働かない様にし、金属配線層
の配線ずれを防止する構造を提供するものであ
る。
による樹脂の熱膨脹差が直接、半導体チツプ表面
の横方向応力として働かない様にし、金属配線層
の配線ずれを防止する構造を提供するものであ
る。
第３図に本発明の実施例による半導体チツプ表
面の構造を示す。半導体基板６上に絶縁膜７が形
成されこの上に金属配線層８が任意に形成され、
更に半導体チツプ表面を保護するために、前記金
属配線層８及び絶縁膜７上に保護絶縁膜９が形成
されている。この場合、前記金属配線層間の凹部
が、従来の第２図に示されている凹部に比較し、
段差が少く、なだらかな保護絶縁膜９を形成す
る。前記保護絶縁膜９の形成は、例えば化学気相
成長方法により形成されたPSG（リンガラス層）
膜を前記金属配線層８より厚く形成した後、金属
配線層８上に形成されたPSG膜をうすく除去した
後、更にPSG膜を形成することにより凹部の少い
平滑な保護絶縁膜が形成される。前記保護絶縁膜
９を形成した後、高低温の温度差により生ずる樹
脂５の熱膨脹差・応力を緩和するために、緩衝絶
縁膜１０が保護絶縁膜９上に形成される。前記緩
衝絶縁膜１０は、150乃至450×10-7より好ましく
は300乃至400×10-7〔℃-1〕の熱膨脹係数を有す
るポリイミド樹脂が使用される。緩衝保護膜１０
を包合し、従来のパツケージ用樹脂５が形成され
半導体チツプ全体を封止する。
面の構造を示す。半導体基板６上に絶縁膜７が形
成されこの上に金属配線層８が任意に形成され、
更に半導体チツプ表面を保護するために、前記金
属配線層８及び絶縁膜７上に保護絶縁膜９が形成
されている。この場合、前記金属配線層間の凹部
が、従来の第２図に示されている凹部に比較し、
段差が少く、なだらかな保護絶縁膜９を形成す
る。前記保護絶縁膜９の形成は、例えば化学気相
成長方法により形成されたPSG（リンガラス層）
膜を前記金属配線層８より厚く形成した後、金属
配線層８上に形成されたPSG膜をうすく除去した
後、更にPSG膜を形成することにより凹部の少い
平滑な保護絶縁膜が形成される。前記保護絶縁膜
９を形成した後、高低温の温度差により生ずる樹
脂５の熱膨脹差・応力を緩和するために、緩衝絶
縁膜１０が保護絶縁膜９上に形成される。前記緩
衝絶縁膜１０は、150乃至450×10-7より好ましく
は300乃至400×10-7〔℃-1〕の熱膨脹係数を有す
るポリイミド樹脂が使用される。緩衝保護膜１０
を包合し、従来のパツケージ用樹脂５が形成され
半導体チツプ全体を封止する。
このように本発明は、従来凹凸を有する半導体
チツプ表面に固着して形成された、樹脂パツケー
ジが、高低温の温度サイクル試験により熱膨脹差
から生ずる応力により、前記凹凸部分に横方向の
力を与え、金属配線層を所定の位置からずらす現
象を与えている悪影響に対し、(1)金属配線段差を
補正するように平滑な保護絶縁膜を形成し、凹凸
を少しく、(2)前記樹脂パツケージの熱膨脹差から
生ずる応力を緩和する緩衝絶縁膜を前記保護絶縁
膜とパツケージ用樹脂間に形成する二点の新規な
構造を有せしめることにより、前記応力による金
属配線層のずれを防止する効果を発揮できる。
チツプ表面に固着して形成された、樹脂パツケー
ジが、高低温の温度サイクル試験により熱膨脹差
から生ずる応力により、前記凹凸部分に横方向の
力を与え、金属配線層を所定の位置からずらす現
象を与えている悪影響に対し、(1)金属配線段差を
補正するように平滑な保護絶縁膜を形成し、凹凸
を少しく、(2)前記樹脂パツケージの熱膨脹差から
生ずる応力を緩和する緩衝絶縁膜を前記保護絶縁
膜とパツケージ用樹脂間に形成する二点の新規な
構造を有せしめることにより、前記応力による金
属配線層のずれを防止する効果を発揮できる。
第１図、第２図は従来の半導体装置の断面図、
第３図は本発明の実施例を示す基板の断面図であ
る。尚図において、 １……半導体チツプ、２……基板、３……金属
端子、４……ボンデイングワイヤ、５……樹脂、
６……半導体基板、７……絶縁膜、８……金属配
線層、９……保護絶縁膜、１０……緩衝絶縁膜。
第３図は本発明の実施例を示す基板の断面図であ
る。尚図において、 １……半導体チツプ、２……基板、３……金属
端子、４……ボンデイングワイヤ、５……樹脂、
６……半導体基板、７……絶縁膜、８……金属配
線層、９……保護絶縁膜、１０……緩衝絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプ上の金属配線層に接して設けら
れかつ封止脂脂に接する該半導体チツプの保護絶
縁膜が、前記金属配線層に接するリンガラス層と
該リンガラス層上に設けられ前記封止脂脂に接す
るポリイミド樹脂層とから形成され、前記リンガ
ラス層は前記金属配線層よりも厚く形成されかつ
該金属配線層のなす凹凸段差を緩和せしめ、該リ
ンガラス層上の前記ポリイミド樹脂層は（150〜
450）×10-7〔℃-1〕の熱膨脹係数を有しかつ前記
封止脂脂と接する上面は平担となつていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55139582A JPS5763831A (en) | 1980-10-06 | 1980-10-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55139582A JPS5763831A (en) | 1980-10-06 | 1980-10-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5763831A JPS5763831A (en) | 1982-04-17 |
| JPS6258530B2 true JPS6258530B2 (ja) | 1987-12-07 |
Family
ID=15248611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55139582A Granted JPS5763831A (en) | 1980-10-06 | 1980-10-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5763831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481336U (ja) * | 1990-11-26 | 1992-07-15 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117633A (ja) * | 1983-11-30 | 1985-06-25 | Toshiba Corp | 半導体装置 |
| JPH0783075B2 (ja) * | 1986-03-14 | 1995-09-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6176817B2 (ja) | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258469A (en) * | 1975-11-10 | 1977-05-13 | Hitachi Ltd | Resin-molded type semiconductor device |
| JPS5352359A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Resin mold type semiconductor device |
-
1980
- 1980-10-06 JP JP55139582A patent/JPS5763831A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481336U (ja) * | 1990-11-26 | 1992-07-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5763831A (en) | 1982-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US5084752A (en) | Semiconductor device having bonding pad comprising buffer layer | |
| US6605522B1 (en) | Method of manufacturing a semiconductor device having a protruding bump electrode | |
| US5117280A (en) | Plastic package semiconductor device with thermal stress resistant structure | |
| US4099200A (en) | Package for semiconductor beam lead devices | |
| JP2924840B2 (ja) | Ｔａｐｅ−ＢＧＡタイプの半導体装置 | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| KR20020068420A (ko) | 열적/기계적 스트레스에 저항성이 강한 반도체 소자의본드패드 및 그 형성방법 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS6258530B2 (ja) | ||
| KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 | |
| US3735208A (en) | Thermal fatigue lead-soldered semiconductor device | |
| EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
| US5043793A (en) | Semiconductor device with stress relief coating at the periphery of the device | |
| JPS62193263A (ja) | 樹脂封止型半導体装置 | |
| TW200910540A (en) | Package structure and manufacturing method thereof | |
| JP2763013B2 (ja) | 半導体装置 | |
| JPH06125096A (ja) | 半導体圧力センサ | |
| JPS6118157A (ja) | 半導体装置 | |
| KR20030032465A (ko) | 플립 칩 패드 및 그 제조방법 | |
| JPS63237552A (ja) | 半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH01135052A (ja) | 半導体装置およびその製造方法 | |
| JPS60254756A (ja) | 樹脂封止型半導体装置およびその製造方法 |