JPS63304654A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS63304654A
JPS63304654A JP62139603A JP13960387A JPS63304654A JP S63304654 A JPS63304654 A JP S63304654A JP 62139603 A JP62139603 A JP 62139603A JP 13960387 A JP13960387 A JP 13960387A JP S63304654 A JPS63304654 A JP S63304654A
Authority
JP
Japan
Prior art keywords
plating
alloy
lead
lead frame
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62139603A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Ryozo Yamagishi
山岸 良三
Sadao Nagayama
長山 定夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP62139603A priority Critical patent/JPS63304654A/ja
Publication of JPS63304654A publication Critical patent/JPS63304654A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、I C,LS 1.[LS I等の半導体集
積回路(以下ICと総称する)用のリードフレームに関
する。
〈従来の技術〉 リードフレームは、中央部にIC素子を搭載する搭載台
(タブ)と、その周囲に搭載台に向って延出する複数の
リード部を有し、各リード部は、先端部にて搭載された
IC素子上の対応する電極とワイヤボンディングされる
インナーリードと、半導体装置(ICパッケージ)の外
部端子となるアウターリードとで構成されている。
このリードフレームは、鉄、鉄系合金(例えば、42ア
ロ仁コバール、ステンレス等)、銅、銅系合金(例えば
、リン青銅、CA194、C505等)等の板材を素材
とし、この素材にフォトエツチングまたはプレス打抜き
加工を施し、不要部分をくり抜いて所望7□ の形状に製造されるが、上記金属素材に対しては、搭載
台へのIC素子の半[H付性およびホンディングワイヤ
であるAu線やへ1線゛のインナーリード先端部への接
着性が悪いため、搭載台およびインナーリード先端部に
金、銀等の貴金属めっきを施している。
また、このようなリードフレームにIC素子を搭載し、
所定のワイヤボンディングを行った後、エポキシ樹脂等
により樹脂モールドし、連結部の切断およびアウターリ
ードの曲げ加工等を行って半導体装置(ICパッケージ
)とするが、−この半導体装置をプリント基板等に取り
付ける際にアウターリードの半田接続性を向上するため
にアウターリード先端部に半Illめっきや錫めっきを
施すことがある。 このめっきは、半導体装置の完成後
に行われるものであり、電気めっき、溶融めっきのいず
れでも可能である。  しかしながら、上記アウターリ
ード先端部へのめっきは、半導体装置の完成後になされ
るため、半導体装置をめっき環境下に置くこととなり、
装置への悪影響を生じる。 即ち、めっき液またはめっ
き液から発生するガス(酸性またはアルカリ性雰囲気)
に曝され、それらがアウターリードを伝って樹脂モール
ド内部に侵入し、半導体装置の信頼性を低下せしめると
いう問題がある。 また、特に溶融めっきによる場合に
は、リードフレームが250℃程度の熱履歴を受けるた
め、内部に熱応力が生じ、こわによりモールド樹脂にク
ラックが入りあるいはIC素子自体にクラックが入るこ
とがあり、半導体装置の信頼性を著しく低下させる。 
さらに、半導体装置の完成後にアウターリードに対して
半田めっきまたは錫めっきを行う工程を設けなければな
らず、生産性の低下を招いていた。
そこで、リードフレームのアウターソード部に予め半田
めっきまたは錫めっきを施したリードフレームが提案さ
れている(実開昭55−141956号、特開昭58−
123744号)。
しかるに、これらのリードフレームは、アウターリード
部への半田または錫めっきの他に、前述した理由から、
インナーリード部やIC素子の搭載部に金または銀めっ
きが施されており、製造に際しリードフレームの各所に
おいてそれぞれ異なる種類のめっきを施さねばならず、
製造工程が複雑化し、リードフレームの生産性の低下お
よび製造コストの上昇を招く。
また、半田めっきおよび錫めっきは、溶融めっきの場合
はもちろん、電気めっきの場合でもめっき液噴射方式の
採用によるめっきの高速化ができないため、製造時間が
かかり生産性の低下につながるという欠点もある。
〈発明が解決しようとする問題点〉 本発明の目的は、−ヒ述した従来技術の欠点を解消し、
半導体装置の信頼性を高めるとともに、製造工程を簡素
化し、生産性の向上およびコストダウンを図ることがで
きるリードフレームを提供することにある。
〈問題点を解決するための手段〉 このような目的を達成するために、本発明者らは鋭意研
究の結果、半田付性に優れまためっき液の噴出の高速化
が可能なAg−Pd系合金めっきを少なくともアウター
リードの先端部に予め施しておくことを見い出し本発明
に至った。
即ち、本発明は、中央部に半導体集積回路素子を搭載す
る搭載台と、その周囲に前記搭載台に向って延出する複
数のリード部を有するリードフレームにおいて、少なく
とも前記各リード部のアウターリード先端部にAg−P
d系合金またはAg−Sb系合金のめっき層を有するこ
とを特徴とするリードフレームを提供するものである。
また、前記Ag−Pd系合金またはAg−Sb系合金中
のPdまたはSbの含有率は、2〜40wt%であるの
がよい。
以下、本発明のリードフレームを添付図面に示す好適実
施例について詳細に説明する。
第1図は、本発明のリードフレームの好適例を示す平面
図である。
リードフレーム1は、その中央部に半導体集積回路(I
C)素子を搭載するための搭載台2を有する。この搭載
台2は目的とするIC素子の大きさに対応した大きさを
有している。
搭載台2の周囲には、その搭載台2に向って延出する複
数のビン状のリード部3が形成されている。
リート部3は、後の実装工程で樹脂モールドされたとき
のモールド樹脂内に位置するインナーリード4と、モー
ルド樹脂外に半導体装置の外部端子として突出するアウ
ターリード5とで構成されている。これらの各リード部
3は、後工程で切断除去される一対のタイバー9.9に
よって連結されている。
各インナーリート4の先端部41は搭載台2の近傍に位
置しており、IC素子上の対応する電極との間でワイヤ
ポンディングがなされ電気的に接続されるものである。
第2図は、第1図中のA−A線での断面図である。 同
図に示すように、リードフレーム1は、リードフレーム
素地上に、まず、下地めっき層6が被覆形成され、その
上にAg−Pd系合金またはAg−Sb系合金のめっき
層7(以下、Ag−Pdまたはsb金合金っき層7とい
う)が被覆形成され、さらに塔載台2上およびインナー
リード先端部41上にAgまたはAuめっき層8が形成
されている。
リードフレーム素地の構成材料は、特に限定されず、鉄
、鉄系合金(例えば、Fe−42%Ni合金〔42アロ
イ)、Fe−36,5%Ni合金〔インバー)、Fe−
32%Ni−5%Co(コバール)、各種ステンレス等
)、銅、銅系合金(例えば、リン青銅、錫入り銅、Fe
入り銅(CA194)、低銀リン青銅(C505)等)
等、一般的にリードフレームに用いられる材料が可能で
ある。
下地めっき層6は、目的に応じて種々の金属めっきが可
能であるが、第2図に示す実施例においては、Niまた
はNi系合金めっきであるのが好ましい。 また、Ni
と同様の性質を有するCoまたはCO系合金めっきでも
よい。
このNiまたはNi系合金めっきによる下地めっき層は
、リードフレーム素地の金属に応じて次のような役割り
を果す。 リードフレーム素地が銅または銅系合金の場
合には、その表面の酸化、変色を防[[−するとともに
、−に層のAg−Pdまたはsb金合金っき層7へのC
uの拡散を防止する。リードフレーム素地が鉄または鉄
系合金の場合には、その表面に錆が発生するのを抑制す
る。
下地めっき層6に好適なNi系合金としては、N 1−
Co合金、N i−P合金、Ni−5n合金、N 1−
Pd合金、N 1−Fe合金等を挙げることができる。
 また、Ni系合金の組成は、下地めっき層の形成[1
的に応じて適宜決定される。
NiまたはNi合金による下地めっき層6の好適な厚さ
は0.1〜4μmである。 その理由は、厚さ0.1μ
m未満では耐食性か劣り、また、厚さ4μmを超えると
作業性の面で高価となるからである。
なお、本発明のリードフレームでは、上述したような下
地めっき層6の形成は必須のものてはないことはもちろ
んのことである。
Ag−Pdまたはsb金合金っき層7は、アウターリー
ド5の半田ぬれ性(半田付性)を向トさせる働きがある
。 従って、第2図に示す実施例のようにリードフレー
ム全体にAg−Pdまたはsb金合金っき層7を被覆形
成せず、第3図に示すようにリードフレーム1のアウタ
ーリード先端部51にのみAg−Pdまたはsb金合金
っき層7を被覆形成してもよい。
このようなAg−Pdまたはsb金合金っき層の形成は
、Agめっきと同様めっき液噴射方式により行うことが
できるので、めっきの高速化が図れる。
なお、Ag−Pdまたはsb金合金っき層に代えて純A
gめっき層とすることは、りrましくない。 即ち、純
Agは、マイグレーションを生じ短絡事故の原因となる
からである。
このようなAg−Pdまたはsb金合金っき層7中のP
dまたはSbの含有量は、2〜40wt%であるのが好
ましい。 その理由は、含有量が2wt%未満では耐マ
イグレーシElン特性が低下することとなり、また40
wt%を超えると硬くて脆くなるからである。
また、Ag−Pdまたはsb金合金っき層7の好適な厚
さは0.1〜3μmである。 その理由は、厚さ0.1
μm未満では半田ぬれ性が劣り、また、厚さ3μmを超
えると脆くなるからである。なお、アウターリードの曲
げ加工を施す部分にAg−Pdまたはsb金合金フき層
を形成しない場合には3μmを超える厚さであってもよ
い。
第1図および第2図に示すように搭載台2上およびイン
ナーリード先端部41上のAgまたはAuめっき層8は
、IC素子の搭載台2への固定における接着性の向上お
よびインナーリード先端部41へのボンディングワイヤ
(Au細線、A1細線等)の接着性の向上を図る目的で
形成されている。
このAgまたはAuめっき層8の好適な厚さは2〜10
μmである。、その理由は、厚さ2μm未満では耐熱性
が劣り、また、厚さ110Atを超えると高価となるか
らである。
なお、本発明のリードフレームでは、このようなAgま
たはAuめっき層8の形成は必須のものではないことは
もちろんのことである。
特に第4図に示すように、Ag−Pdまたはsb金合金
っき層7が搭載台2上およびインナーリード先端部41
にも形成されている場合には、Agを含有しているこの
層7がIC素子の接着性、ワイヤボンディング性の向上
に寄与するため、AgまたはAuめっき層8を設けなく
てもよい。 この場合には、アウターリード先端部51
、搭載台2およびインナーリード先端部41に1回の工
程で同時にAg−Pdまたはsb金合金っき層7を形成
するので、工程数が減少し、生産性の向上が図れる。
〈実施例〉 (実施例1) リン青銅製の板材(厚さ0.25mm)をプレス打抜き
加工して第1図に示す形状のリードフレームを作製した
。 このリードフレーム全体に1μm厚の光沢Niめっ
きを施し、次いで電気めっき法により厚さ0〜5μmの
範囲で種々変更したAg−5%Pd合金めっきを全体に
施し、さらにIC素子の搭載台上および各インナーワー
ドの先端部に5μmのAg部分めっき施してリードフレ
ームを完成した。
このリードフレームの搭載台上にIC素子10をAgペ
ースト付により固定し、IC素子上の各電極と対応する
インナーリード先端部とをAu線によるワイヤ11をワ
イヤボンディングし、エポキシ樹脂12により樹脂モー
ルドし、不要部分の切断を行ってICパッケージを組み
立てた(第5図参照)。
一方、比較のために、従来のリードフレームとして、前
記と同様のリン青銅製リードフレームの全体に1μm厚
の光沢Niめっきを施し、次いでIC素子の搭載台上お
よび各インナーリードの先端部41に0.2μm厚の銅
下地めっき層13を形成し、さらにこの銅下地めっき層
13上に5μm厚のAg部分めっきを施してリードフレ
ームを完成し、このリードフレームを用いて前記と同様
にしてICパッケージを組み立て(第6図参照)、その
後モールド樹脂より露出したアウターリードの表面に溶
融めっき法により約10μm厚の半田めっき14を施し
た。
これらのICパッケージについて、アウターリードの半
田ぬれ性をMIL−3TD−202D−208Bの方法
で調べるとともに、アウターリードに曲げ加工を施して
、その曲げ部分の表面のめっき層を観察し、クラックの
発生の有無を調べた。 その結果を下記表1に示す。
なお、Ag−5%sb合金についても上記と同様の試験
を行なったが、この場合も上記Ag−5%Pd合金の場
合と同様の結果か得らねたのて、その記載は省略する。
なお、半田ぬれ性および曲げテストの評価方法は、次の
通りである。
i)半田ぬれ性 O:ぬれ95%以上 △:ぬれ80〜94% ×:ぬれ80%未満 ii)曲げテスト O:良好(クラック発生なし) △:微小クりック有り ×:クラック発生 表       1 (実施例2) 実施例1と同様のリン青銅製リードフレームを作製し、
面記と同様の光沢Niめっきを施し、次いで電気め9き
法によりPdあるいはsb含有率をθ〜100wL%の
範囲で種々変更した0、5μm厚のAg−Pd合金めっ
きあるいはAg−Sb合金めっきを施し、さらに、前記
と同様のAg部分めっきを施してリードフレームを完成
した。
このリードフレームを用いて実施例1と同様にしてIC
パッケージを組み立て、同様の方法でアクタ−リードの
半田ぬれ性および曲げテストによるアウターリード曲げ
部のクラックの発生状況を調べた。その結果を下記表2
に示す。
表      2 表1および表2の結果より、本発明のリードフレームは
、アウターリードの半田ぬれ性が良好であり、特にAg
−Pd合金(又はAg−Sb合金)めっきの厚さが0.
1〜3.0μmの範囲、または合金めっき中のPdまた
はsb含有率が2〜40wt%の範囲でアウターリード
の曲げに対するめっき層のクラックの発生もないことが
わかった。
〈発明の効果〉 本発明のリードフレームによれば、アウターリードの先
端部にAg−Pd系合金またはAg−Sb系合金のめっ
き層を形成したことにより、従来、半導体装置(ICパ
ッケージ)の完成後にアウターリード部に行っていた電
気半田めっきまたは溶融半F(lめっきを省略すること
が可能となった。 その結果、■工程数が減少され生産
性の向上およびコストタウンが図れ、また、■完成した
半導体装置が半田めっきのめっき環境に置かれ、半田め
っき液やそのガスに接触したり、あるいは溶融半田めっ
きによる熱履歴を受けることがなくなり、半導体装置の
信頼性が向上する。
【図面の簡単な説明】
第1図は、本発明のリードフレームの構成例を示す平面
図である。 第2図は、第1図中のA−A線での断面図である。 第3図および第4図は、それぞれ本発明のリードフレー
ムの構成例を示す断面側面図である。 第5図および第6図は、それぞれ実施例における、IC
パッケージの構造を示す部分断面側面図である。 符号の説明 1・・・リードフレーム、 2・・・搭載台、 3・・・リード部、 4・・・インナーリード、 41−・・インナーリード先端部、 5・・・アウターリード、 51−・・アウターリード先端部、 6・・・下地めっき層、 7−A g −P dまたはsb金合金っき層、8−A
 gまたはAuめっき層、 9−・・タイバーくダム)、 10−I C素子、 11・・・ボンディングワイヤ、 12・・・エポキシ樹脂、 13・・・銅下地めっき層、 14・・・半田めっき FIG、2 F I G、 5 FIG、6 ”0°′   と゛ 二一二二二

Claims (2)

    【特許請求の範囲】
  1. (1)中央部に半導体集積回路素子を搭載する搭載台と
    、その周囲に前記搭載台に向って延出する複数のリード
    部を有するリードフレームにおいて、少なくとも前記各
    リード部のアウターリード先端部にAg−Pd系合金ま
    たはAg−Sb系合金のめっき層を有することを特徴と
    するリードフレーム。
  2. (2)前記Ag−Pd系合金またはAg−Sb系合金中
    のPdまたはSbの含有率は、2〜40wt%であるこ
    とを特徴とする特許請求の範囲第1項に記載のリードフ
    レーム。
JP62139603A 1987-06-03 1987-06-03 リ−ドフレ−ム Pending JPS63304654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62139603A JPS63304654A (ja) 1987-06-03 1987-06-03 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62139603A JPS63304654A (ja) 1987-06-03 1987-06-03 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63304654A true JPS63304654A (ja) 1988-12-12

Family

ID=15249119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62139603A Pending JPS63304654A (ja) 1987-06-03 1987-06-03 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63304654A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133455A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置
EP0474499A3 (en) * 1990-09-05 1993-03-10 Shinko Electric Industries Co. Ltd. Lead frame for a semiconductor device
USRE45924E1 (en) * 2005-09-22 2016-03-15 Enplas Corporation Electric contact and socket for electrical part

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474499A3 (en) * 1990-09-05 1993-03-10 Shinko Electric Industries Co. Ltd. Lead frame for a semiconductor device
JPH04133455A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置
USRE45924E1 (en) * 2005-09-22 2016-03-15 Enplas Corporation Electric contact and socket for electrical part

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
KR100231828B1 (ko) 다층 도금 리드프레임
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US20020070434A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
US6747343B2 (en) Aluminum leadframes with two nickel layers
JPH04337657A (ja) 半導体装置用リードフレーム
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPH11111909A (ja) 半導体装置用リードフレーム
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP3757539B2 (ja) 半導体装置用ステム
KR100450091B1 (ko) 반도체 장치용 다층 도금 리드 프레임
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
JP3481448B2 (ja) リードフレーム
KR100209264B1 (ko) 반도체 리드 프레임
JP2673642B2 (ja) リードフレーム
JPS6142941A (ja) 半導体用リ−ドフレ−ム
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH0362560A (ja) はんだ付け適性仕上げを形成する方法
JPS60149155A (ja) 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム
JPS60147146A (ja) 半導体用リ−ドフレ−ム
JP2001313361A (ja) 半導体集積回路用リードフレーム
JPH1197577A (ja) 半導体装置用ステムの製造方法