JPS6260233A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6260233A JPS6260233A JP19993285A JP19993285A JPS6260233A JP S6260233 A JPS6260233 A JP S6260233A JP 19993285 A JP19993285 A JP 19993285A JP 19993285 A JP19993285 A JP 19993285A JP S6260233 A JPS6260233 A JP S6260233A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon nitride
- nitride film
- oxide layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 241000293849 Cordylanthus Species 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に半導体基
板上の各素子を互いに電気的に絶縁する素子分離技術に
関する。
板上の各素子を互いに電気的に絶縁する素子分離技術に
関する。
本発明は素子分離技術に関する半導体装置製造方法にお
いて、半導体基板上に酸化物層を形成し、前記酸化物層
上に窒化物層を形成し、こさを酸化雰囲気中で熱処理し
、該窒化物層をパターンエツチングした後、選択酸化に
よりフィールド酸化物層を形成することにより、活性領
域に生じるバーズビークを低減させ、半導体装置の微細
化を図るものである。
いて、半導体基板上に酸化物層を形成し、前記酸化物層
上に窒化物層を形成し、こさを酸化雰囲気中で熱処理し
、該窒化物層をパターンエツチングした後、選択酸化に
よりフィールド酸化物層を形成することにより、活性領
域に生じるバーズビークを低減させ、半導体装置の微細
化を図るものである。
従来、例えばＭＯ１３−ＬＳＩ等の素子分離には特開昭
４７−２５１７にあるようにシリコン窒化膜をマスクと
したＬＯＯＯＢ法と呼ばれる選択技術が多く用いられて
いる。これは活性領域となる部分にシリコン窒化膜を被
覆しフィールドにシリコン酸化膜を形成する方法である
が、フィールドのシリコン膜が成長するにつれてこれが
シリコン窒化膜下に喰い込んでいく、いわゆるバーズビ
ークが形成され、パターン設計、製造に於いての寸法余
裕を大きく取る必要があり、微細ルールの集積回路の安
定供給を困難にさせていた。
４７−２５１７にあるようにシリコン窒化膜をマスクと
したＬＯＯＯＢ法と呼ばれる選択技術が多く用いられて
いる。これは活性領域となる部分にシリコン窒化膜を被
覆しフィールドにシリコン酸化膜を形成する方法である
が、フィールドのシリコン膜が成長するにつれてこれが
シリコン窒化膜下に喰い込んでいく、いわゆるバーズビ
ークが形成され、パターン設計、製造に於いての寸法余
裕を大きく取る必要があり、微細ルールの集積回路の安
定供給を困難にさせていた。
近年、異方性エツチングによるシリコン酸化１［やシリ
コン窒化膜の側壁を利用し、バーズビークを低減させる
分離技術が提案されている。しかしながらこれらの発明
は、エツチングの際に結晶欠陥を生じたり、接合リーク
・チャネルリークが多いなどのプロセス上、電気的特性
の問題点が多く実用量産に供し得ない。
コン窒化膜の側壁を利用し、バーズビークを低減させる
分離技術が提案されている。しかしながらこれらの発明
は、エツチングの際に結晶欠陥を生じたり、接合リーク
・チャネルリークが多いなどのプロセス上、電気的特性
の問題点が多く実用量産に供し得ない。
一方、素子分離領域を形成する際に、活性領域を被覆す
るシリコン窒化膜の膜厚を厚くシ、下地シリコン酸化膜
を薄くすることによって、バーズビークを低減すること
が可能である。
るシリコン窒化膜の膜厚を厚くシ、下地シリコン酸化膜
を薄くすることによって、バーズビークを低減すること
が可能である。
ところが、このシリコン窒化膜を除去する際に用いるＯ
ＩＦ、十〇、の混合ガスによる平行平板プラズマエツチ
ャーは、シリコン窒化膜のシリコン酸化膜に対するエツ
チング選択比が２．０〜２．５であり、シリコン窒化膜
に生じたピンホールなどの欠陥のために下地シリコン酸
化膜の厚みは７００〜９ｏｏｌ、シリコン窒化膜の厚み
は１５００〜１６ｏｏｉに限定されてしまい、これらの
構造ではバーズビークが１．４〜１゜７μｍも形成され
る。
ＩＦ、十〇、の混合ガスによる平行平板プラズマエツチ
ャーは、シリコン窒化膜のシリコン酸化膜に対するエツ
チング選択比が２．０〜２．５であり、シリコン窒化膜
に生じたピンホールなどの欠陥のために下地シリコン酸
化膜の厚みは７００〜９ｏｏｌ、シリコン窒化膜の厚み
は１５００〜１６ｏｏｉに限定されてしまい、これらの
構造ではバーズビークが１．４〜１゜７μｍも形成され
る。
これに対し、例えば４ｏｏＨの下地シリコン酸化膜と２
０００にのシリコン窒化膜の構造では約０５μｍのバー
ズビークに低減される。
０００にのシリコン窒化膜の構造では約０５μｍのバー
ズビークに低減される。
〔発明が解決しようとする問題点及び目的〕しかしなが
ら、シリコン窒化膜に生じたピンホールのような欠陥を
とおし、シリコン基板表面がエツチングされる。第２図
に示すように、シリコン基板８に下地シリコン酸化膜９
゜シリコン窒化膜１０をつける。この際、気相成長によ
りシリコン窒化膜１０を形成するために、ピンホール１
２などの欠陥の生成が避は難い。さらにレジスト１１を
塗布し、島領域にパターニングする（第２図−α）。こ
れをドライエツチャーによりエツチングすると、ピンホ
ール１２より下地シリコン酸化膜９がエツチングされ、
さらにエツチングはシリコン基板８まで及びエッチピッ
ト１３を生じる（第２図−ｂ）。レジスト１１剥離後、
これを酸化雰囲気中で熱処理しフィールド酸化膜１４を
形成するが、シリコン基板８の欠陥（エッチビット１５
）が接合部やチャネル部に位置していた場合、フィール
ド酸化膜１４の下のリーク電流の増大を生じる。これを
防ぐには下地シリコン酸化膜９を厚くシ、シリコン窒化
膜１０を薄くしてゆけばよいのであるが、それはバーズ
ビークの成長を抑えることと相反することになる。
ら、シリコン窒化膜に生じたピンホールのような欠陥を
とおし、シリコン基板表面がエツチングされる。第２図
に示すように、シリコン基板８に下地シリコン酸化膜９
゜シリコン窒化膜１０をつける。この際、気相成長によ
りシリコン窒化膜１０を形成するために、ピンホール１
２などの欠陥の生成が避は難い。さらにレジスト１１を
塗布し、島領域にパターニングする（第２図−α）。こ
れをドライエツチャーによりエツチングすると、ピンホ
ール１２より下地シリコン酸化膜９がエツチングされ、
さらにエツチングはシリコン基板８まで及びエッチピッ
ト１３を生じる（第２図−ｂ）。レジスト１１剥離後、
これを酸化雰囲気中で熱処理しフィールド酸化膜１４を
形成するが、シリコン基板８の欠陥（エッチビット１５
）が接合部やチャネル部に位置していた場合、フィール
ド酸化膜１４の下のリーク電流の増大を生じる。これを
防ぐには下地シリコン酸化膜９を厚くシ、シリコン窒化
膜１０を薄くしてゆけばよいのであるが、それはバーズ
ビークの成長を抑えることと相反することになる。
本発明の半導体装置の製造方法は、半導体基板上に酸化
物層を形成し、前記酸化物層上に窒化物層を形成し、こ
れを酸化雰囲気中で熱処理し、該窒化物層をパターンエ
ツチングした後、選択酸化によりフィールド酸化物層を
形成することを特徴とする。
物層を形成し、前記酸化物層上に窒化物層を形成し、こ
れを酸化雰囲気中で熱処理し、該窒化物層をパターンエ
ツチングした後、選択酸化によりフィールド酸化物層を
形成することを特徴とする。
以下第１図に基づき本発明の詳細について説明する。シ
リコン基板１に下地シリコン酸化膜２を約４００Ｘ形成
した後、減圧気相成長炉でシリコン窒化膜５を約２００
０１成長させる。これを１０００℃のＨ，Ｏ酸化雰囲気
中で２０分間熱処理することにより、シリコン酸化物層
５をピンホール中に成長させた。レジスト４を塗布し、
島領域にパターニングした（第１図−α）。次に第１図
−すの如くレジスト４をマスクとして素子分離領域以外
のシリコン窒化膜５を、０．４ＴｏｒｒのＯＦ、 ＋０
．７’ラズマで約１２０秒エツチングした。このとき、
シリコン窒化膜３にはピンホールがあったにも関らず、
ピンホール中に成長したシリコン酸化物のためにシリコ
ン基板１をエツチングしてしまうような欠陥は生じなか
った。また、ピンホール中に成長したシリコン酸化物５
が周囲の下地シリコン醸化膜２より多少厚く残ったが、
次工程の厚いフィールド酸化膜７の形成の際にほとんど
緩衝されて問題なくなり、さらにバーズビークもｏ、５
μ鴇程度に低限された。
リコン基板１に下地シリコン酸化膜２を約４００Ｘ形成
した後、減圧気相成長炉でシリコン窒化膜５を約２００
０１成長させる。これを１０００℃のＨ，Ｏ酸化雰囲気
中で２０分間熱処理することにより、シリコン酸化物層
５をピンホール中に成長させた。レジスト４を塗布し、
島領域にパターニングした（第１図−α）。次に第１図
−すの如くレジスト４をマスクとして素子分離領域以外
のシリコン窒化膜５を、０．４ＴｏｒｒのＯＦ、 ＋０
．７’ラズマで約１２０秒エツチングした。このとき、
シリコン窒化膜３にはピンホールがあったにも関らず、
ピンホール中に成長したシリコン酸化物のためにシリコ
ン基板１をエツチングしてしまうような欠陥は生じなか
った。また、ピンホール中に成長したシリコン酸化物５
が周囲の下地シリコン醸化膜２より多少厚く残ったが、
次工程の厚いフィールド酸化膜７の形成の際にほとんど
緩衝されて問題なくなり、さらにバーズビークもｏ、５
μ鴇程度に低限された。
なお、これは本発明の一実施例にすぎず、例えば、ピン
ホールの存在するシリコン窒化膜を０゜雰囲気中で熱処
理するなど、酸化条件をかえることによっても同様の効
果が得られる。また、ドライエツチングには８１！６−
ｆ−ＨｅあるいはＮ？、を用いることも可能であり、こ
の場合選択比が太きくなり、下地シリコン酸化膜を薄く
、シリコン窒化膜を厚くすることができ、バーズビーク
がより低減される。
ホールの存在するシリコン窒化膜を０゜雰囲気中で熱処
理するなど、酸化条件をかえることによっても同様の効
果が得られる。また、ドライエツチングには８１！６−
ｆ−ＨｅあるいはＮ？、を用いることも可能であり、こ
の場合選択比が太きくなり、下地シリコン酸化膜を薄く
、シリコン窒化膜を厚くすることができ、バーズビーク
がより低減される。
本発明は、酸化雰囲気中での熱処理を行い、下地シリコ
ン酸化物層上に形成したシリコン窒化物層に存在するピ
ンホールを埋めることにより、薄い下地シリコン酸化物
層と厚いシリコン窒化物層の構造を可能にし、バーズビ
ークを０．５μｍ程度に低減するものである。これによ
って、微細ルールの半導体装置の安定供給が実現される
。
ン酸化物層上に形成したシリコン窒化物層に存在するピ
ンホールを埋めることにより、薄い下地シリコン酸化物
層と厚いシリコン窒化物層の構造を可能にし、バーズビ
ークを０．５μｍ程度に低減するものである。これによ
って、微細ルールの半導体装置の安定供給が実現される
。
第１図（α）〜（１）は本発明の工程断面図、第２図（
ａ）〜（Ｃ）は従来技術の工程断面図である。 １．８・・・・・・半導体基板 ２．９・・・・・・下地酸化物層 ６．１０・・・窒化物層 ４．１１・・・レジスト ５・・・・・・・・・・・・酸化物層 ６．１４・・・フィールド酸化物層 １２・・・・・・・・・ピンホール １５・・・・・・エッチビット 以 上 構ノ≦の ￥Ａ硅環−、＠−１−イｔ（第２図 喧薗゛■
ａ）〜（Ｃ）は従来技術の工程断面図である。 １．８・・・・・・半導体基板 ２．９・・・・・・下地酸化物層 ６．１０・・・窒化物層 ４．１１・・・レジスト ５・・・・・・・・・・・・酸化物層 ６．１４・・・フィールド酸化物層 １２・・・・・・・・・ピンホール １５・・・・・・エッチビット 以 上 構ノ≦の ￥Ａ硅環−、＠−１−イｔ（第２図 喧薗゛■
Claims (1)
- 半導体基板上に酸化物層を形成する工程、前記酸化物層
上に窒化物層を形成する工程、前記窒化物層を酸化雰囲
気中で熱処理する工程、前記熱処理をした窒化物層をパ
ターンエッチングした後、選択酸化によりフィールド酸
化物層を形成する工程を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19993285A JPS6260233A (ja) | 1985-09-10 | 1985-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19993285A JPS6260233A (ja) | 1985-09-10 | 1985-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260233A true JPS6260233A (ja) | 1987-03-16 |
Family
ID=16415990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19993285A Pending JPS6260233A (ja) | 1985-09-10 | 1985-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260233A (ja) |
-
1985
- 1985-09-10 JP JP19993285A patent/JPS6260233A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| US5700733A (en) | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH0216574B2 (ja) | ||
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| US6083808A (en) | Method for forming a trench isolation in a semiconductor device | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPS6260233A (ja) | 半導体装置の製造方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JPS5854651A (ja) | 半導体装置の製造方法 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| JPS58138047A (ja) | 半導体装置の製造方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JPS5916340A (ja) | 半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JPS6132541A (ja) | 絶縁分離基板の製法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPS6260231A (ja) | 半導体装置の製造方法 | |
| JPS6135533A (ja) | 半導体装置の製造方法 |