JPS6261102A - プログラマブルコントロ−ラのプログラム実行方法 - Google Patents

プログラマブルコントロ−ラのプログラム実行方法

Info

Publication number
JPS6261102A
JPS6261102A JP20223585A JP20223585A JPS6261102A JP S6261102 A JPS6261102 A JP S6261102A JP 20223585 A JP20223585 A JP 20223585A JP 20223585 A JP20223585 A JP 20223585A JP S6261102 A JPS6261102 A JP S6261102A
Authority
JP
Japan
Prior art keywords
memory area
program
location
address
load instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20223585A
Other languages
English (en)
Inventor
Kenji Hara
憲二 原
Toru Shigeoka
重岡 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP20223585A priority Critical patent/JPS6261102A/ja
Publication of JPS6261102A publication Critical patent/JPS6261102A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブルコントローラ(以下PCと略
す)のプログラム実行方法に関し、さらに詳しくは、 
 PROMモジュールに格納されたンーケンスプログラ
ムの実行を容易にするものである。
〔従来の技術〕
PCのプログラムは通常、可変であり、 (2K)S−
RA〜1′8=の可変メモリに格納されるが、特定の場
合には、PROM等の固定メモリに格納するように要求
されることがある。
このため、従来では、PC本体にソケットを設けるとと
もに、CMOSメモリモジュールと。
PROMメモリモジュールの2種のメモリモジュールを
用意しておき、これを必要に応じて前記ソケットに差し
替えることが行なわれている。
〔発明が解決しようとする問題1点〕 ところが、このような従来例では、リロケータブルでな
い(8F)00番地に入っていたプ1コゲラムを900
0番地に入れても動作しない)場合(例えば、ザイログ
社280がこれに該当する。
これに対し、インテル社8086は動作する)は。
第3図に示すように、FROMメモリの内容とCMOS
メモリの内容を同じメモリ空間に格納せねばならないの
で、アドレスの切替えその他のハードウェアの変更が必
要になる。
本発明は、このような問題点を解決し、単にソケットに
PROMを差し込むだけでFROMプログラムの実行を
可能にできる方法を提供することを目的とするものであ
る。
〔問題点を解決するための手段〕
本発明では、可変メモリエリアと固定メモリエリアが重
複しないように分割して設定し、プログラマブルコント
ローラの中央処理部は、まず固定メモリエリアの筆頭番
地を呼出し、rLOAD命令」があれば、その番地以降
の内容を可変メモリエリアに転送し、しかるのちにその
可変メモリエリアに転送されたプログラムを実行し、r
LOAD命令」がなければ、 ’D]変メセメモリエリ
ア頭番地以降のプログラムを実行するようにするもので
ある。
〔作 用〕
これによって、シーケンスが固定されたFROMモンユ
ールをソケットに挿入するだけで、ハードウェアの変更
を要することなく、その内容を実行することができる。
〔実施例〕
第1図に本発明のアルゴリズム、第2図にそのメモリエ
リアを示す。
CMO8の可変メモリエリアが4000番地から799
9番地に設定され、FROMの固定メモリエリアが80
00番地以降に設定される。
0番地から3999番地までは、PCシステム本体のメ
モリエリアとする。以下に述べる中央処理装置の処理は
、このPCシステム本体のメモリエリアにプ「1グラム
された命令に基づいて実行される。
さて1通常、PCのラダーはrLOAD命令」で始まる
ので、PCの中央処理部はまず8000番地を呼出し、
  rLOAD命令」があれば、 8000番地以降の
内容を4000番地以降に転送し、しかるのちにその4
000番地以降のプログラムを実行する。
rl−○ノXD命令」がなければ、4000番地以降の
プログラムをそのまま実行する。
〔発明の効果〕
以上述べたように1本発明によれば、ハードウェアの変
更なく、PROMモジュールをソケット等に差し込むだ
けでFROMの固定シーケンスプログラムを実行できる
大きな効果がある。
【図面の簡単な説明】
第1図は本発明のアルゴリズム、第2図は本発明ツメモ
リマツプ、第3図はアドレスの切替えが必要であったこ
とを示す従来のメモリマツプである。

Claims (1)

  1. 【特許請求の範囲】 可変メモリモジュールと、固定メモリモジュールを差し
    替えられる型式のプログラマブルコントローラにおいて
    、 可変メモリエリアと固定メモリエリアが重複しないよう
    に分割して設定し、 プログラマブルコントローラの中央処理部は、まず固定
    メモリエリアの筆頭番地を呼出し、「LOAD命令」が
    あれば、その番地以降の内容を可変メモリエリアに転送
    し、しかるのちにその可変メモリエリアに転送されたプ
    ログラムを実行し、 「LOAD命令」がなければ、可変メモリエリアの筆頭
    番地以降のプログラムを実行することを特徴とするプロ
    グラマブルコントローラのプログラム実行方法。
JP20223585A 1985-09-11 1985-09-11 プログラマブルコントロ−ラのプログラム実行方法 Pending JPS6261102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20223585A JPS6261102A (ja) 1985-09-11 1985-09-11 プログラマブルコントロ−ラのプログラム実行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20223585A JPS6261102A (ja) 1985-09-11 1985-09-11 プログラマブルコントロ−ラのプログラム実行方法

Publications (1)

Publication Number Publication Date
JPS6261102A true JPS6261102A (ja) 1987-03-17

Family

ID=16454192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20223585A Pending JPS6261102A (ja) 1985-09-11 1985-09-11 プログラマブルコントロ−ラのプログラム実行方法

Country Status (1)

Country Link
JP (1) JPS6261102A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185507A (en) * 1981-05-11 1982-11-15 Sharp Corp Sequence controller
JPS5917641A (ja) * 1982-07-22 1984-01-28 Yamatake Honeywell Co Ltd プログラマブルシ−ケンスコントロ−ラのプログラム切換え装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185507A (en) * 1981-05-11 1982-11-15 Sharp Corp Sequence controller
JPS5917641A (ja) * 1982-07-22 1984-01-28 Yamatake Honeywell Co Ltd プログラマブルシ−ケンスコントロ−ラのプログラム切換え装置

Similar Documents

Publication Publication Date Title
JPH01232447A (ja) シングル・チップ・マイクロコンピュータ
JPS63101931A (ja) プログラム制御方式
JPS6261102A (ja) プログラマブルコントロ−ラのプログラム実行方法
JP3544886B2 (ja) プログラマブルコントローラ
JPS6168643A (ja) インタプリタ方式言語機能の拡張方式
JPS62221059A (ja) 中央処理装置
JPS61229150A (ja) 共有メモリのアクセス制御方式
JPH0497425A (ja) プログラム制御方式
JPH01217536A (ja) 異種言語混在形プログラム処理コントローラ
JPS61264444A (ja) 中央処理装置のデ−タ処理方式
JPH02181831A (ja) プログラム制御方法
JPS628230A (ja) プログラム特殊化方式
JPH03182945A (ja) 主記憶内データ転送方式
JPS63253458A (ja) アドレス変換回路
US20060010298A1 (en) Device for controlling the flow of processes in a processor system
JPS63244155A (ja) メモリ装置
JPH0269844A (ja) メモリのページ切換方式
JPH02105945A (ja) トリガ出力付マイクロコンピユータ
JPH0239242A (ja) 電子計算機システムの一時作業領域割付方式
JPS63120340A (ja) デ−タ処理装置
JPH03136105A (ja) ラダー・シーケンス制御装置
JPH0511336B2 (ja)
JPS6288036A (ja) マイクロプログラム制御装置
JPS60214039A (ja) デ−タ処理装置
JPS61150008A (ja) シ−ケンス・プログラムの展開実行方法