JPS6262555A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6262555A JPS6262555A JP20152685A JP20152685A JPS6262555A JP S6262555 A JPS6262555 A JP S6262555A JP 20152685 A JP20152685 A JP 20152685A JP 20152685 A JP20152685 A JP 20152685A JP S6262555 A JPS6262555 A JP S6262555A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide film
- layer
- silicide
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り、特に、拡散層上に形成され
る金属シリサイド膜の電気的特性の制御性を向上するの
に好適な半導体装置に関する。
る金属シリサイド膜の電気的特性の制御性を向上するの
に好適な半導体装置に関する。
従来、ｎ型およびｐ型不純物拡散層を有した半導体基板
表面上に金属シリサイド層が形成された半導体装置は、
特開昭６０−４１２５９号記載のように、上記両拡散層
上に同一の金属シリサイド層が形成１された構造となっ
ていた。この構造によれば、上記両波散層を含む接合を
低抵抗化でき、高集積化に適した半導体装置を提供でき
る。しかし、上記金属シリサイド層および上記両波散層
を形成したのち熱処理において、上記ｎ型およびｐ型不
純物の再分布により、上記金属シリサイド層に上記両不
純物が拡散し、上記両拡散層上のそれぞれの金属シリサ
イド層の層抵抗が異なった値になるという問題があった
。例えば、チタンシリサイド膜中にヒ素が拡散すると、
その層抵抗が上昇するが、ホウ素が拡散しても層抵抗は
殆ど変化しない。また、タングステンシリサイド膜の場
合、ヒ素拡散では層抵抗上昇がある程度抑えられるが、
ホウ素拡散により層抵抗は２倍程度に上昇する。さらに
、これらの層抵抗上昇は、シリサイド膜中への不純物拡
散量により大きな不均一性を生じる。このような層抵抗
の不均一性は、半導体装置の電気的特性の不均一性を原
因となり、高集積化がなされた半導体装置において大き
な問題となる。
表面上に金属シリサイド層が形成された半導体装置は、
特開昭６０−４１２５９号記載のように、上記両拡散層
上に同一の金属シリサイド層が形成１された構造となっ
ていた。この構造によれば、上記両波散層を含む接合を
低抵抗化でき、高集積化に適した半導体装置を提供でき
る。しかし、上記金属シリサイド層および上記両波散層
を形成したのち熱処理において、上記ｎ型およびｐ型不
純物の再分布により、上記金属シリサイド層に上記両不
純物が拡散し、上記両拡散層上のそれぞれの金属シリサ
イド層の層抵抗が異なった値になるという問題があった
。例えば、チタンシリサイド膜中にヒ素が拡散すると、
その層抵抗が上昇するが、ホウ素が拡散しても層抵抗は
殆ど変化しない。また、タングステンシリサイド膜の場
合、ヒ素拡散では層抵抗上昇がある程度抑えられるが、
ホウ素拡散により層抵抗は２倍程度に上昇する。さらに
、これらの層抵抗上昇は、シリサイド膜中への不純物拡
散量により大きな不均一性を生じる。このような層抵抗
の不均一性は、半導体装置の電気的特性の不均一性を原
因となり、高集積化がなされた半導体装置において大き
な問題となる。
本発明の目的は、上記従来の半導体装置の有する問題点
を解決し、金属シリサイド層および拡散層の形成および
形成後の処理が異なる条件であつても、形成直後と形成
後の処理を経た後で上記金属シリサイド層の層抵抗変動
の少ない、電気的特性の制御性の良好な半導体装置を提
供することにある。
を解決し、金属シリサイド層および拡散層の形成および
形成後の処理が異なる条件であつても、形成直後と形成
後の処理を経た後で上記金属シリサイド層の層抵抗変動
の少ない、電気的特性の制御性の良好な半導体装置を提
供することにある。
上記目的を達成するために、本発明は、金属シリサイド
膜の層抵抗変動が、不純物導入や上記シリサイド形成後
の処理に左右されない半導体装置の稙造とした。本発明
の概要を第１図および第２図を用いて説明する。
膜の層抵抗変動が、不純物導入や上記シリサイド形成後
の処理に左右されない半導体装置の稙造とした。本発明
の概要を第１図および第２図を用いて説明する。
第１図において、ヒ素やリンの導入により形成されたシ
リコン基板１表面のｎ型拡散層２上にタングステンシリ
サイド膜３を、また、ホウ素の導入により形成されたｐ
型拡散層４上にチタンシリサイド膜５を形成した構成と
する。ここで、上記ｎ型拡散層２上にチタンシリサイド
膜が形成された場合、ｎ型拡散層の形成方法やチタンシ
リサイド膜形成方法により差異があるものの、その後の
熱処理が加わると、チタンシリサイド膜中にｎ型不純物
が拡散することにより、チタンシリサイド膜の層抵抗は
、不純物導入の無い場合に比べて最大約５０％する。ま
た、上記ｐ型拡散層４上にタングステンシリサイド膜が
形成された場合、同様に、タングステンシリサイド膜の
層抵抗は、不純物導入の無い場合に比べて最大１ｏ○％
上昇する。
リコン基板１表面のｎ型拡散層２上にタングステンシリ
サイド膜３を、また、ホウ素の導入により形成されたｐ
型拡散層４上にチタンシリサイド膜５を形成した構成と
する。ここで、上記ｎ型拡散層２上にチタンシリサイド
膜が形成された場合、ｎ型拡散層の形成方法やチタンシ
リサイド膜形成方法により差異があるものの、その後の
熱処理が加わると、チタンシリサイド膜中にｎ型不純物
が拡散することにより、チタンシリサイド膜の層抵抗は
、不純物導入の無い場合に比べて最大約５０％する。ま
た、上記ｐ型拡散層４上にタングステンシリサイド膜が
形成された場合、同様に、タングステンシリサイド膜の
層抵抗は、不純物導入の無い場合に比べて最大１ｏ○％
上昇する。
従って、ｎ拡散層上のチタンシリサイド膜の層抵抗は、
最大５０％の不均一性を有し、また、ｐ型拡散層のタン
グステンシリサイド膜の層抵抗は最大１００％の不均一
を有することになる。しかしながら、本発明では、それ
ぞれの拡散層上の両シリサイド膜の層抵抗変動は、ｎ型
拡散層２上のタングステンシリサイド膜３で１０％程度
以下に抑えることができ、また、ｐ型拡散層４上のチタ
ンシリサイド膜５で殆ど無くすことができる。つまり、
それぞれのシリサイド膜の層抵抗は、それぞれの拡散層
およびシリサイド膜の形成方法によらず、また、その後
の熱処理にもよらず、殆ど一定に保つことができる。
最大５０％の不均一性を有し、また、ｐ型拡散層のタン
グステンシリサイド膜の層抵抗は最大１００％の不均一
を有することになる。しかしながら、本発明では、それ
ぞれの拡散層上の両シリサイド膜の層抵抗変動は、ｎ型
拡散層２上のタングステンシリサイド膜３で１０％程度
以下に抑えることができ、また、ｐ型拡散層４上のチタ
ンシリサイド膜５で殆ど無くすことができる。つまり、
それぞれのシリサイド膜の層抵抗は、それぞれの拡散層
およびシリサイド膜の形成方法によらず、また、その後
の熱処理にもよらず、殆ど一定に保つことができる。
次に、第２図に示すように、シリコン基板６の所定の拡
散層７上に材質の異なる金属シリサイドを設ける（ａ）
。ここで、第１のシリサイド膜８をチタンシリサイドと
し、また第２のシリサイド膜９をタングステンシリサイ
ドとする。次に、所定の拡散層７上に電極・配線を形成
するためにリンガラス膜１ｏにドライエツチングにより
コンタクト穴１１を形成する（ｂ）。その後、電極・配
線形成鹸のＨＦ系エツチング液で表面清浄化を行い、電
極・配ａｌｌを形成する（Ｃ）、このようなプロセスに
おいて、第１のシリサイド膜８は、シリサイド層／拡散
層の層抵抗を低く保つ役割をはたし、第２のシリサイド
膜９は、第１のシリサイド膜８が上記ドライエツチング
および上記ＨＦ系エツチングで侵かされないようにする
役割をはたす。
散層７上に材質の異なる金属シリサイドを設ける（ａ）
。ここで、第１のシリサイド膜８をチタンシリサイドと
し、また第２のシリサイド膜９をタングステンシリサイ
ドとする。次に、所定の拡散層７上に電極・配線を形成
するためにリンガラス膜１ｏにドライエツチングにより
コンタクト穴１１を形成する（ｂ）。その後、電極・配
線形成鹸のＨＦ系エツチング液で表面清浄化を行い、電
極・配ａｌｌを形成する（Ｃ）、このようなプロセスに
おいて、第１のシリサイド膜８は、シリサイド層／拡散
層の層抵抗を低く保つ役割をはたし、第２のシリサイド
膜９は、第１のシリサイド膜８が上記ドライエツチング
および上記ＨＦ系エツチングで侵かされないようにする
役割をはたす。
また、第２図において、第１のシリサイド膜８をタング
ステンシリサイドとし、また、第２のシリサイド膜９を
チタンシリサイドとした場合、第１のシリサイドｌＥ［
８は上記拡散層７がｎ型拡散層のとき層抵抗変動を小さ
くする役割をはたし、また、第２のシリサイド膜９は、
上記電極配線１１がアルミニウムのとき、第１のシリサ
イド膜８のバリアメタルの役割をはたす。
ステンシリサイドとし、また、第２のシリサイド膜９を
チタンシリサイドとした場合、第１のシリサイドｌＥ［
８は上記拡散層７がｎ型拡散層のとき層抵抗変動を小さ
くする役割をはたし、また、第２のシリサイド膜９は、
上記電極配線１１がアルミニウムのとき、第１のシリサ
イド膜８のバリアメタルの役割をはたす。
以上のように、本発明は、拡散層を構成する不純物に対
して、層抵抗変動の少ない金属シリサイドを選択し、異
なる導電型の拡散層上にそれぞれ材質の異なる複数のシ
リサイド層を形成することにより、電気的特性のバラツ
キの少ない半導体装置を実現できる。また、金属シリサ
イド層を拡散層と電極・配線との間に設ける場合、材質
・特性の異なる複数のシリサイド層で構成することによ
り、それぞれの特性を活かした製造工程を実現できるた
め、再現性・信頼性の優れた半導体装置を実現できる。
して、層抵抗変動の少ない金属シリサイドを選択し、異
なる導電型の拡散層上にそれぞれ材質の異なる複数のシ
リサイド層を形成することにより、電気的特性のバラツ
キの少ない半導体装置を実現できる。また、金属シリサ
イド層を拡散層と電極・配線との間に設ける場合、材質
・特性の異なる複数のシリサイド層で構成することによ
り、それぞれの特性を活かした製造工程を実現できるた
め、再現性・信頼性の優れた半導体装置を実現できる。
〔発明の実施例〕
以下、本発明の実施例を第３図および第４図を用いて説
明する。
明する。
〔実施例１〕・・・ＣＭＯＳトランジスタの作製第３図
（ａ）に示すように、ｎ型、（１００）、１０Ω・■の
シリコン基板１２に、膜厚が５００ｎｍのフィールド酸
化膜１３、Ｐ型フィルド拡散層１４、表面濃度がＩ Ｘ
１０”／ａ（で接合深さが３μｍのｐ−ウェル拡散層
１５、膜厚が２０ｎｍゲート酸化膜１６、リンをドープ
した膜厚が４００ｎｍの多結晶シリコン膜１７、および
膜厚が３０ｎｍのシリコン酸化膜１８を形成した。
（ａ）に示すように、ｎ型、（１００）、１０Ω・■の
シリコン基板１２に、膜厚が５００ｎｍのフィールド酸
化膜１３、Ｐ型フィルド拡散層１４、表面濃度がＩ Ｘ
１０”／ａ（で接合深さが３μｍのｐ−ウェル拡散層
１５、膜厚が２０ｎｍゲート酸化膜１６、リンをドープ
した膜厚が４００ｎｍの多結晶シリコン膜１７、および
膜厚が３０ｎｍのシリコン酸化膜１８を形成した。
次に、膜厚が５０ｎｍのチタン金属膜１９を全面に形成
したのち、上記ｎ型シリコン基板面が露出したトランジ
スタ部にのみ上記チタン金属膜１９を残し、残りの部分
は除去した。その後、シリコン酸化膜２０を、上記チタ
ン金属膜１９上にのみ形成し、選択ＣＶＤ法により、上
記ｐ−ウェル拡散層１５上にのみタングステン金属膜２
１を５０ｎｍ形成した（ｂ）。
したのち、上記ｎ型シリコン基板面が露出したトランジ
スタ部にのみ上記チタン金属膜１９を残し、残りの部分
は除去した。その後、シリコン酸化膜２０を、上記チタ
ン金属膜１９上にのみ形成し、選択ＣＶＤ法により、上
記ｐ−ウェル拡散層１５上にのみタングステン金属膜２
１を５０ｎｍ形成した（ｂ）。
次いで、水素雰囲気中で６５０℃、３０分の熱処理によ
り、自己整合的にチタンシリサイド膜２２およびタング
ステンシリサイド膜２３を形成し、上記シリコン酸化膜
２０および未反応のチタン金属膜とタングステン金属膜
どを除去したのち、アルゴン雰囲気中で９００℃、２０
秒の熱処理を行い、同中左のトランジスタ部にホウ素２
４を３０ｋｅＶの打込みエネルギーでＩ Ｘ １０１０
／ａｄだけイオン打込みし、上記チタンシリサイド膜２
２下にホウ素イオン打込み層２５を形成し、また、図中
布のトランジスタ部にヒ素２６を１５０ｋｅＶの打込み
エネルギーでＬＸ １０１６／ｃｘｌだけイオン打込み
し、上記タングステンシリサイド膜２３中にヒ素を導入
した（ｃ）。このとき、チタンシリサイド膜２２および
タングステンシリサイド膜２３の膜厚はそれぞれ１１０
０ｎおよび１２０ｎｍ程度であった。
り、自己整合的にチタンシリサイド膜２２およびタング
ステンシリサイド膜２３を形成し、上記シリコン酸化膜
２０および未反応のチタン金属膜とタングステン金属膜
どを除去したのち、アルゴン雰囲気中で９００℃、２０
秒の熱処理を行い、同中左のトランジスタ部にホウ素２
４を３０ｋｅＶの打込みエネルギーでＩ Ｘ １０１０
／ａｄだけイオン打込みし、上記チタンシリサイド膜２
２下にホウ素イオン打込み層２５を形成し、また、図中
布のトランジスタ部にヒ素２６を１５０ｋｅＶの打込み
エネルギーでＬＸ １０１６／ｃｘｌだけイオン打込み
し、上記タングステンシリサイド膜２３中にヒ素を導入
した（ｃ）。このとき、チタンシリサイド膜２２および
タングステンシリサイド膜２３の膜厚はそれぞれ１１０
０ｎおよび１２０ｎｍ程度であった。
その後、ＰＳＧ膜２７（膜厚４００ｎｍ）を堆積したの
ち、窒素雰囲気中で１０００℃、２０秒の熱処理を行い
、チタンシリサイド膜２２下にｐ＋拡散Ｍ２８を、また
、タングステンシリサイド膜２３下にｎ０拡散層２９を
形成した（ｄ）。
ち、窒素雰囲気中で１０００℃、２０秒の熱処理を行い
、チタンシリサイド膜２２下にｐ＋拡散Ｍ２８を、また
、タングステンシリサイド膜２３下にｎ０拡散層２９を
形成した（ｄ）。
さらに、ＰＳＧ膜２８を加工しコンタクト穴明けを行っ
た後、アルミニウム電極・配線３０を形成した（ｅ）。
た後、アルミニウム電極・配線３０を形成した（ｅ）。
本実施例によれば、チタンシリサイドおよびタングステ
ンシリサイドの固有抵抗にほぼ等しいシリサイド膜を形
成でき、さらに、アルミニウム電極・配線形成前にいか
なる熱処理を施しても、それぞれのシリサイド膜の層抵
抗を１．５Ω／口および５Ω／口に保つことができた。
ンシリサイドの固有抵抗にほぼ等しいシリサイド膜を形
成でき、さらに、アルミニウム電極・配線形成前にいか
なる熱処理を施しても、それぞれのシリサイド膜の層抵
抗を１．５Ω／口および５Ω／口に保つことができた。
従って、それぞれのＭＯＳ）−ランジスタのソース・ド
レイン領域の抵抗のバラツキは殆ど無視できるため、高
集積化がなされるＣＭＯ５−ＬＳＩの信頼性が著るしく
向上した。また、シリサイド膜形成後のＬＳＩ作製プロ
セスの自由度も向上した。
レイン領域の抵抗のバラツキは殆ど無視できるため、高
集積化がなされるＣＭＯ５−ＬＳＩの信頼性が著るしく
向上した。また、シリサイド膜形成後のＬＳＩ作製プロ
セスの自由度も向上した。
〔実施例２〕・・・ＭＯＳトランジスタの作製第４図（
ａ）に示すように、実施例１で用いたｎ型シリコン基板
３１に、膜厚が５００ｎｍのフィールド酸化膜３２、膜
厚が２０ｎｍのゲート酸化膜３３．およびリンドープし
た膜厚の４００ｎｍの多結晶シリコン膜３４を形成した
のち、接合深さが０．３μｍのＰ−拡散層３５を形成し
、その後、サイドウオール（シリコン酸化膜）３６を形
成したのち接合深さが０．２μｍのｐ′″拡散層３７を
形成した。ここで、上記Ｐ−およびＰ＋拡散層はホウ素
拡散により形成した。
ａ）に示すように、実施例１で用いたｎ型シリコン基板
３１に、膜厚が５００ｎｍのフィールド酸化膜３２、膜
厚が２０ｎｍのゲート酸化膜３３．およびリンドープし
た膜厚の４００ｎｍの多結晶シリコン膜３４を形成した
のち、接合深さが０．３μｍのＰ−拡散層３５を形成し
、その後、サイドウオール（シリコン酸化膜）３６を形
成したのち接合深さが０．２μｍのｐ′″拡散層３７を
形成した。ここで、上記Ｐ−およびＰ＋拡散層はホウ素
拡散により形成した。
次に、上記ｐ″″拡散層３７および多結晶シリコン膜３
４上に、自己整合的に、チタンシリサイド膜３８を約１
１００ｎ形成しくｂ）、次いで、タングステンシリサイ
ド膜３９を３０ｎｍ形成した（ｃ）。
４上に、自己整合的に、チタンシリサイド膜３８を約１
１００ｎ形成しくｂ）、次いで、タングステンシリサイ
ド膜３９を３０ｎｍ形成した（ｃ）。
その後、ｐｓａ膜（膜厚４０ｎｍ）４０を堆積し、ホト
工程とドライエツチングによりコンタクト穴明けを行な
い、および、ＨＦ系エツチング液による前洗浄ののちア
ルミニウム電極・配線４１を形成した（ｄ）。
工程とドライエツチングによりコンタクト穴明けを行な
い、および、ＨＦ系エツチング液による前洗浄ののちア
ルミニウム電極・配線４１を形成した（ｄ）。
本実施例によれば、チタンシリサイド膜によりソース・
ドレイン領域およびゲート領域の抵抗を低く保ち、また
、タングステンシリサイド膜により、上記ドライエツチ
ングやＨＦ系エツチングでチタンシリサイドが侵されな
いため、素子特性が良好で信頼性の高いＭＯＳトランジ
スタが構成ができる。
ドレイン領域およびゲート領域の抵抗を低く保ち、また
、タングステンシリサイド膜により、上記ドライエツチ
ングやＨＦ系エツチングでチタンシリサイドが侵されな
いため、素子特性が良好で信頼性の高いＭＯＳトランジ
スタが構成ができる。
また１本実施例で述べたチタンシリサイド膜とタングス
テンシリサイド膜の形成手順を逆にして。
テンシリサイド膜の形成手順を逆にして。
チタンシリサイド膜／タングステンシリサイド膜／Ｐ＋
拡散層／ｐ−拡散層を構成したのち、窒素雰囲気中で熱
処理を行ない上記チタンシリサイド膜を窒化チタン膜に
することにより、アルミニウム電極形成に対するバリア
性を有した窒化チタン膜／タングステンシリサイド膜の
構成が容易に実施できるため、シリサイド膜形成後の素
子作製プロセスが非常に簡便なものとなる。
拡散層／ｐ−拡散層を構成したのち、窒素雰囲気中で熱
処理を行ない上記チタンシリサイド膜を窒化チタン膜に
することにより、アルミニウム電極形成に対するバリア
性を有した窒化チタン膜／タングステンシリサイド膜の
構成が容易に実施できるため、シリサイド膜形成後の素
子作製プロセスが非常に簡便なものとなる。
本発明によれば、シリサイド膜形成後の熱処理やその他
の処理を行っても、シリサイド膜形成直後のシリサイド
膜の層抵抗等の電気的特性を良好に維持できるので、高
集積化のなされた半導体装置の信頼性および制御性を向
上するのに効果がある。また、シリサイド膜形成後のプ
ロセスに左右されないので、半導体素子作製プロセスの
自由度が著るしく向上する。
の処理を行っても、シリサイド膜形成直後のシリサイド
膜の層抵抗等の電気的特性を良好に維持できるので、高
集積化のなされた半導体装置の信頼性および制御性を向
上するのに効果がある。また、シリサイド膜形成後のプ
ロセスに左右されないので、半導体素子作製プロセスの
自由度が著るしく向上する。
第１図および第２図は本発明の詳細な説明する半導体素
子断面図、第３図および第４図は本発明をＭｏＳトラン
ジスタ作製に実施した場合の工程図である。
子断面図、第３図および第４図は本発明をＭｏＳトラン
ジスタ作製に実施した場合の工程図である。
Claims (1)
- ｐ型不純物拡散層およびｎ型不純物拡散層を有する半導
体装置において、それぞれの上記拡散層上にそれぞれ材
質の異なつた複数の金属シリサイド層を設けたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152685A JPS6262555A (ja) | 1985-09-13 | 1985-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20152685A JPS6262555A (ja) | 1985-09-13 | 1985-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6262555A true JPS6262555A (ja) | 1987-03-19 |
Family
ID=16442504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20152685A Pending JPS6262555A (ja) | 1985-09-13 | 1985-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6262555A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306658A (ja) * | 1987-06-08 | 1988-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US5384485A (en) * | 1988-05-27 | 1995-01-24 | Fujitsu Limited | Contact structure for connecting an electrode to a semiconductor |
| US7443988B2 (en) | 1999-11-19 | 2008-10-28 | Gentex Corporation | Vehicle accessory microphone |
-
1985
- 1985-09-13 JP JP20152685A patent/JPS6262555A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306658A (ja) * | 1987-06-08 | 1988-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US5384485A (en) * | 1988-05-27 | 1995-01-24 | Fujitsu Limited | Contact structure for connecting an electrode to a semiconductor |
| US5512516A (en) * | 1988-05-27 | 1996-04-30 | Fujitsu Limited | Contact structure for connecting an electrode to a semiconductor device and a method of forming the same |
| US7443988B2 (en) | 1999-11-19 | 2008-10-28 | Gentex Corporation | Vehicle accessory microphone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5624867A (en) | Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JPS6262555A (ja) | 半導体装置 | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| JP2845934B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JP2569809B2 (ja) | 半導体装置の製造方法 | |
| JP2000340677A (ja) | 半導体装置およびその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP2001203347A (ja) | 半導体装置およびその製造方法 | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06302779A (ja) | 半導体装置及びその製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH061775B2 (ja) | 半導体装置の製造方法 | |
| JPH11345947A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH04150037A (ja) | 半導体装置およびその製造方法 | |
| JPH07273281A (ja) | 半導体装置の製造方法 | |
| JPH0488666A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS59204279A (ja) | Ｍｉｓ形半導体集積回路の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPS6373669A (ja) | Ｍｉｓ型半導体装置及びその製造方法 |