JPS626263B2 - - Google Patents

Info

Publication number
JPS626263B2
JPS626263B2 JP56010303A JP1030381A JPS626263B2 JP S626263 B2 JPS626263 B2 JP S626263B2 JP 56010303 A JP56010303 A JP 56010303A JP 1030381 A JP1030381 A JP 1030381A JP S626263 B2 JPS626263 B2 JP S626263B2
Authority
JP
Japan
Prior art keywords
output
pulse amplifier
microcomputer
comparator
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56010303A
Other languages
English (en)
Other versions
JPS56121151A (en
Inventor
Shutorero Horusuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS56121151A publication Critical patent/JPS56121151A/ja
Publication of JPS626263B2 publication Critical patent/JPS626263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L7/00—Remote control of local operating means for points, signals, or track-mounted scotch-blocks
    • B61L7/06—Remote control of local operating means for points, signals, or track-mounted scotch-blocks using electrical transmission
    • B61L7/08—Circuitry
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明は同じデータを処理する２つの第１およ
び第２のマイクロコンピユータを有し、両マイク
ロコンピユータの比較すべき情報に対応して第１
のマイクロコンピユータに第１の比較器を接続
し、第２のマイクロコンピユータに第２の比較器
を接続し、両比較器は情報が合致した場合それぞ
れの出力側を介して一致検出信号を送出する２チ
ヤネルデータ処理装置に関する。
鉄道の保安装置に用いられる切換装置は多種類
の保安上の要求を満たさなければならない。切換
装置は信号装置、自動列車停止装置用軌道装置ま
たは鉄道車両自体の装置にも設けられている。こ
のことから、マイクロコンピユータによつて構成
することが多いデータ処理装置を一般に認められ
ている保安基準によつて作動し、場合によつて生
ずることがある技術的障害の際、操車過程即ち制
御すべき軌道を人身に危険のない状態にしなけれ
ばならない。例えばこれは長い間鉄道の安全技術
分野で知られている保安思想を用いて、危険と認
められるすべての信号に比較的高い信号レベルま
たは交流電圧を対応させ、当該のデータ処理装置
が故障した際には、斯様な信号レベルまたは電圧
によつてすべての出力チヤネルを遮断するように
することによつて実現できる。然るにこのために
障害のあるデータ処理を適正な時間に検出して、
障害のあるデータ処理装置によつて得られた制御
命令を制御過程のために供給しないようにする装
置が必要である。
冒頭に述べた形式の公知のデータ処理装置にお
いて（ドイツ連邦共和国特許公開第2319753号公
報参照）、装置全体の利用効率を高めるために２
つのデータ処理装置のうちの第１の装置に障害が
発生した際は、並列運転で常に共働しておりかつ
同じ時点に障害のない他のデータ処理装置に切換
えるようにしている。斯様な公知の2V2方式の場
合、かなりの費用をかけてしか、障害の場合２つ
のデータ処理装置のうちの何れが誤つた結果を提
供したかを検出することはできない。
そこで所要の安全性に関して、複式のデータ処
理装置の所定の装置部分だけが遮断されるように
限定することはできない。と言うのは、このため
に十分確実な障害識別の機能が含まれていないか
らである。それ故完全なものとして認められた比
較的確実な計算機だけを用いた後続処理の意味も
ない。それは斯様な計算機は確実な障害信号識別
機能が不足しているために、単独で作動した場合
人身と車両・設備に危険が生ずる原因となること
があるからである。
それ故本発明の基礎とする課題は、障害に対し
て保護されてない比較器を用いかつ特別の回路素
子を省略して構成され、また２つのデータ処理装
置間で所定の信号の不一致がある場合危険な操車
過程を行う信号を確実に発生しないようにする、
例えば鉄道の保安装置の分野で用いられる２チヤ
ネルデータ処理装置を提供することである。
本発明によればこの課題は、第１の比較器の出
力側に第１のAND素子を接続し、第２の比較器
の出力側に第２のAND素子を接続し、第１の
AND素子の第２の入力側および第２のAND素子
の第２の入力側に情報を有しないパルスを供給
し、第１のAND素子に個別の第１のパルス増幅
器を後置接続し、第２のAND素子に個別の第２
のパルス増幅器を後置接続し、それらのパルス増
幅器のうちの第１パルス増幅器は動作に必要な電
力を電源から受取り、第２パルス増幅器は、第１
のパルス増幅器の、第１のトランスを介して出力
結合されかつ整流された出力信号を受取り、２つ
のマイクロコンピユータのうちの第２のマイクロ
コンピユータの出力側と信号を受取る装置との間
に、第３のトランスを介して信号を出力結合する
能動的出力回路を接続し、その場合出力回路に第
２のパルス増幅器の出力回路を介して第２のトラ
ンスによつて給電するように構成したことによつ
て解決される。
２つのAND素子はそれぞれ情報を有しないパ
ルスの給電のために、対応するマイクロコンピユ
ータのクロツク電流供給装置に接続できるので有
利である。本発明による２チヤネルデータ処理装
置は２つのチヤネルを、パルス増幅器の給電装置
を介して非常に簡単に結合して、回路素子に障害
が発生した場合にデータ処理ユニツトで不所望に
も正常な状態が見せかけられるようなことはない
ので非常に有利である。
また本発明の有利な実施例において、それぞれ
のAND素子の出力側を対応するマイクロコンピ
ユータの入力側に接続している。このようにして
全体の回路装置の正常な状態で、対応するデータ
処理ユニツトの２つのAND素子の出力側に生ず
るパルスを帰還することによつて、時時チヤネル
に固有の試験を行うことができる。その場合それ
ぞれの試験期間を、データ処理装置によつて制御
される鉄道装置の調節素子の最小応動時間より短
かくすべきである。
次に本発明を図示の実施例につき詳しく説明す
る。
第１図のブロツク図の左側の部分は２チヤネル
データ処理装置の２つのマイクロコンピユータ
MR１とMR２を示し、それらのマイクロコンピ
ユータは、実際には多数の入力線路が存在するが
図では単に３本で示されている入力線路ENを介
して、鉄道の保安装置の制御のために重要なすべ
ての情報を受取る。またマイクロコンピユータ
MR２には、多数の線路が存在するが単に１本の
データ出力線路DGとして代表して図示されたデ
ータ出力線路DGが接続されており、データ出力
線路DGの情報は、鉄道の保安装置の調節装置用
のデータ出力側として用いられる２つの端子Ｋ１
とＫ２に供給される。マイクロコンピユータMR
１の種々の出力側を１Ｌ１，１Ｌ２，………１
Lnで示し、かつマイクロコンピユータMR２の
種々の出力側を２Ｌ１，２Ｌ２，………２Lnで
示す。斯様な出力側にデータおよび／または制御
情報またはアドレスなどの多様な信号を供給する
ことができる。これらのすべての情報は、２つの
マイクロコンピユータMR１とMR２の作動の不
一致をできるだけ早期に識別できるようにするた
めに、それぞれ対として比較するために用いられ
る。障害を識別する目的で、マイクロコンピユー
タMR１が比較器VR１に、マイクロコンピユー
タMR２がVR２に接続されている。比較器VR１
はマイクロコンピユータMR１の出力側１Ｌ１〜
１Lnに接続されており、比較器VR２はマイクロ
コンピユータMR２の出力側２Ｌ１〜２Lnに接続
されている。そこで本発明による2V2方式に対し
て、必ずしも障害に対して保護された回路素子で
構成する必要がない比較器VR１，VR２を用いて
一致検出信号を導出し、この一致検出信号によつ
て、障害の発生の場合は確実に、端子Ｋ１とＫ２
に制御すべき調節素子（図示されてない）用の信
号が送出されないようにすることが重要である。
それ故比較器VR１にAND素子UD１が接続され
ており、AND素子UD１は第２の入力側Ｅ１と制
御線IG１とを介して、当該のデータ処理チヤネ
ルに設けられたマイクロコンピユータMR１に接
続されている。比較器VR２にAND素子UD２が
接続されており、AND素子UD２は第２の入力側
Ｅ２と制御線IG２とを介して、当該のデータ処
理チヤネルに設けられたマイクロコンピユータ
MR２に接続されている。制御線IG１を介して対
応するAND素子UD１に、対応するマイクロコン
ピユータMR１のクロツク信号給電装置から情報
を含まないパルスが供給される。制御線IG２を
介して対応するAND素子UD２に、対応するマイ
クロコンピユータMR２のクロツク信号給電装置
から情報を含まないパルスが供給される。然るに
別個の共通のパルス発生源を設けることもでき
る。斯様な回路構成によつて比較器VR１が正常
な状態を検出し、比較器VR２が正常な状態を検
出した場合即ち２つのマイクロコンピユータMR
１およびMR２から同じ信号が生じた場合は常
に、AND素子UD１，UD２の出力側に方形波信
号が生ずる。AND素子UD１から送出された方形
波信号は第１のパルス増幅器IR１に供給され
る。AND素子UD２から送出された方形波信号は
第２のパルス増幅器IRに供給される。パルス増
幅器IR１は電力供給に関して当該の電源に接続
されている。電源はかつこ内のプラスの符号
（＋）で示す。第２のパルス増幅器IR２はこの電
源からは給電されず、むしろ電力供給は正常に作
動されるパルス増幅器IR１の出力回路から行わ
れる。勿論このためにパルス増幅器IR１を方形
波信号で制御すべきである。電力供給の目的でパ
ルス増幅器IR１の出力回路に、１次巻線Ｕ１１
と２次巻線Ｕ１２とを有するトランスＵ１が設け
てある。２次巻線Ｕ１２に整流回路GG１が接続
されており、また整流回路GG１はパルス増幅器
IR２と、パルス増幅器IR２の出力回路に接続さ
れたトランスＵ２の１次巻線Ｕ２１とに給電す
る。またこのトランスの２次巻線Ｕ２２からもう
１つの整流回路GG２を介して、データ出力線DG
に接続されたパルス増幅器IR３ともう１つのト
ランスＵ３の１次巻線Ｕ３１とに給電される。ト
ランスＵ３の２次巻線Ｕ３２にデータ出力側を形
成する端子Ｋ１とＫ２が接続されている。勿論実
際の動作の場合は、データ出力線DGに相応する
かなり多数の出力線が設けられている。またこの
場合有利には整流回路GG２を介して動力が供給
される多数のパルス増幅器を設けることもでき
る。
前述の２チヤネルデータ処理装置は、マイクロ
コンピユータMR１またはMR２のうちの１つに
障害のある作動の場合と同時に、比較器VR１ま
たはVR２の障害のために、比較器VR１に後置接
続されたAND素子UD１または、比較器VR２に
後置接続されたAND素子UD２が遮断された場合
にも、信号の送出を中止するという特徴をもつて
いる。またAND素子UD１，UD２またはAND素
子UD１に後置接続されたパルス増幅器IR１、
AND素子UD２に後置接続されたパルス増幅器IR
２に障害がある場合も、障害の際の所望されない
データの送出は中止される。
AND素子UD１の出力側に線路RL１が接続さ
れており、この線路は対応するマイクロコンピユ
ータMR１に接続されている。AND素子UD２の
出力側に線路RL２が接続されており、この線路
は対応するマイクロコンピユータMR２に接続さ
れている。斯様な帰還接続を用いて、比較器VR
１とAND素子UD１との機能を、故意に等しくな
いデータを供給してチヤネルに固有の検査を時々
することができ、当該の比較器は障害の場合に生
ずる等しくない信号対で実際に出力信号を送出す
ることはなく、後置接続されたパルス増幅器IR
１は遮断される。また、比較器VR２とAND素子
UD２との機能を、故意に等しくないデータを供
給してチヤネルに固有の検査を時々することがで
き、当該の比較器は障害の場合に生ずる等しくな
い信号対で実際に出力信号を送出することはな
く、後置接続されたパルス増幅器IR２は遮断さ
れる。斯様な試験の場合、試験期間を、端子Ｋ１
とＫ２に接続された調節素子の最小の応動時間よ
り短くすべきである。
前述の試験に基づき、２チヤネルデータ処理装
置を動作状態には無関係に即ちデータの流れには
無関係に、正常な動作で連続的に、規則的な時間
間隔で検査し、かつ早期に回路部分VR１，VR
２，UD１またはUD２のうちの障害を発見するこ
とができる。その場合２つのマイクロコンピユー
タMR１とMR２を接続するデータ交換線路DLG
を介して、全体の装置を遮断するようにするデー
タ交換を行うことができる。例えばこれは２つの
比較器VR１とVR２を入力信号に関して所定の不
一致状態に移行することによつて実現できる。ま
た２つのマイクロコンピユータMR１とMR２が
遮断された場合、この不一致状態が保持される。
マイクロコンピユータMR１とMR２が試験間
隔以外に線路RL１またはRL２を介して不一致信
号を受信すると、それらのマイクロコンピユータ
は所定の状態例えばデータ処理停止状態に移行す
るようになる。データ処理停止状態では、線路
IG１またはIG２を介しての情報を有しないパル
スの伝送は阻止される。少くとも１つの情報を有
しないパルスが線路IG１またはIG２のうちの１
つを介して阻止されるか、または少くとも１つの
比較器VR１またはVR２が連続的に“不一致であ
ること”を信号化しかつ比較器VR１に後置接続
されたAND素子UD１または比較器VR２に後置
接続されたAND素子UD２を遮断すると、対応す
るパルス増幅器IR１またはIR２の入力側は連続
的に遮断されたままであることによつて、整流回
路GG１には電力が供給されない。殊にこれは確
実に整流回路GG２にもあてはまる。
【図面の簡単な説明】
図は本発明によるデータ処理装置の実施例を示
すブロツク図である。 MR１，MR２……マイクロコンピユータ、VR
１，VR２……比較器、UD１，UD２……AND素
子、IR１，IR２，IR３……パルス増幅器、Ｕ
１，Ｕ２，Ｕ３……トランス、GG１，GG２……
整流回路。

Claims (1)

    【特許請求の範囲】
  1. １ 同じデータを処理する２つのマイクロコンピ
    ユータを有し、前記２つのマイクロコンピユータ
    の比較すべき情報に対応して第１のマイクロコン
    ピユータに第１の比較器を接続し、第２のマイク
    ロコンピユータに第２の比較器を接続し、前記両
    比較器は情報が合致した場合それぞれの出力側を
    介して一致検出信号を送出する２チヤネルデータ
    処理装置において、第１の比較器VR１の出力側
    に第１のAND素子UD１を接続し、第２の比較器
    VR２の出力側に第２のAND素子UD２を接続
    し、前記第１のAND素子UD１の第２の入力側Ｅ
    １および前記第２のAND素子UD２の第２の入力
    側Ｅ２に情報を有しないパルスを供給し、前記第
    １のAND素子UD１に第１の別個のパルス増幅器
    IR１を後置接続し、前記第２のAND素子UD２に
    第２の別個のパルス増幅器IR２を後置接続し、
    それらのパルス増幅器IR１，IR２のうちの第１
    パルス増幅器IR１は動作に必要な電力を電源
    （＋）から受取り、第２パルス増幅器IR２は、前
    記第１のパルス増幅器IR１の、第１のトランス
    Ｕ１を介して出力結合されかつ整流された出力信
    号を受取り、２つのマイクロコンピユータMR
    １，MR２のうちの第２のマイクロコンピユータ
    MR２の出力側と信号を受取る装置との間に、第
    ３のトランスＵ３を介して信号を出力結合する能
    動的出力回路IR３を接続し、その場合前記出力
    回路IR３に第２のパルス増幅器IR２の出力回路
    を介して第２のトランスＵ２によつて給電するよ
    うに構成したことを特徴とするデータ処理装置。
JP1030381A 1980-01-30 1981-01-28 2 channel data processor Granted JPS56121151A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3003291A DE3003291C2 (de) 1980-01-30 1980-01-30 Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke

Publications (2)

Publication Number Publication Date
JPS56121151A JPS56121151A (en) 1981-09-22
JPS626263B2 true JPS626263B2 (ja) 1987-02-09

Family

ID=6093273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1030381A Granted JPS56121151A (en) 1980-01-30 1981-01-28 2 channel data processor

Country Status (12)

Country Link
US (1) US4400792A (ja)
EP (1) EP0033436B1 (ja)
JP (1) JPS56121151A (ja)
AR (1) AR227170A1 (ja)
AT (1) ATE3127T1 (ja)
CA (1) CA1162311A (ja)
DE (1) DE3003291C2 (ja)
DK (1) DK148560C (ja)
FI (1) FI70650C (ja)
IN (1) IN152462B (ja)
YU (1) YU42999B (ja)
ZA (1) ZA81603B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386843B2 (en) 2006-02-09 2013-02-26 Cassidian Limited High speed redundant data processing system

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137450C2 (de) * 1981-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Sicherheits-Ausgabeschaltung für eine Datenverarbeitungsanlage
US4631722A (en) * 1982-02-11 1986-12-23 Zf-Herion-Systemtechnik Gmbh Electronic controller for cyclically operating machinery
DE3303791C2 (de) * 1982-02-11 1992-04-16 ZF-Herion-Systemtechnik GmbH, 7990 Friedrichshafen Elektronische Steuerung mit Sicherheitseinrichtungen
FR2540685A1 (fr) * 1983-02-03 1984-08-10 Jeumont Schneider Interface pour relier un systeme informatique a un dispositif actionneur
GB8401806D0 (en) * 1984-01-24 1984-02-29 Int Computers Ltd Data storage apparatus
DE3412049A1 (de) * 1984-03-30 1985-10-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Signaltechnisch sichere datenverarbeitungseinrichtung
JPS6182201A (ja) * 1984-09-29 1986-04-25 Nec Home Electronics Ltd フエイルセ−フ制御回路
US4665522A (en) * 1985-01-28 1987-05-12 The Charles Stark Draper Laboratory, Inc. Multi-channel redundant processing systems
AU568977B2 (en) * 1985-05-10 1988-01-14 Tandem Computers Inc. Dual processor error detection system
DE3522418A1 (de) * 1985-06-22 1987-01-02 Standard Elektrik Lorenz Ag Einrichtung zur meldung des belegungszustandes von gleisabschnitten im bereich eines stellwerks
JPS62130429A (ja) * 1985-12-02 1987-06-12 Nec Home Electronics Ltd 読み込みデ−タ確認装置
IT1213344B (it) * 1986-09-17 1989-12-20 Honoywell Information Systems Architettura di calcolatore a tolleranza di guasto.
DE3700986C2 (de) * 1987-01-15 1995-04-20 Bosch Gmbh Robert Einrichtung zur Überwachung eines Rechnersystems mit zwei Prozessoren in einem Kraftfahrzeug
DE3708055A1 (de) * 1987-03-12 1988-09-22 Siemens Ag Sicherheitsschaltwerk mit mehreren dieselben daten verarbeitenden mikrocomputern
JPH061402B2 (ja) * 1987-03-20 1994-01-05 住友電気工業株式会社 多重系制御回路
SE457391B (sv) * 1987-04-16 1988-12-19 Ericsson Telefon Ab L M Programminnesstyrt realtidssystem omfattande tre i huvudsak identiska processorer
US4916704A (en) * 1987-09-04 1990-04-10 Digital Equipment Corporation Interface of non-fault tolerant components to fault tolerant system
EP0306211A3 (en) * 1987-09-04 1990-09-26 Digital Equipment Corporation Synchronized twin computer system
US5185877A (en) * 1987-09-04 1993-02-09 Digital Equipment Corporation Protocol for transfer of DMA data
EP0306244B1 (en) * 1987-09-04 1995-06-21 Digital Equipment Corporation Fault tolerant computer system with fault isolation
US4907228A (en) * 1987-09-04 1990-03-06 Digital Equipment Corporation Dual-rail processor with error checking at single rail interfaces
GB8729901D0 (en) * 1987-12-22 1988-02-03 Lucas Ind Plc Dual computer cross-checking system
US4903191A (en) * 1987-12-23 1990-02-20 E. I. Du Pont De Nemours And Company Centrifuge control system having dual processors
DE3801123A1 (de) * 1988-01-16 1989-07-27 Philips Patentverwaltung Vermittlungsanlage
JPH07117905B2 (ja) * 1989-02-09 1995-12-18 日本電気株式会社 マイクロプロセッサ
GB2228114B (en) * 1989-02-13 1993-02-10 Westinghouse Brake & Signal A system comprising a processor
US5068851A (en) * 1989-08-01 1991-11-26 Digital Equipment Corporation Apparatus and method for documenting faults in computing modules
US5048022A (en) * 1989-08-01 1991-09-10 Digital Equipment Corporation Memory device with transfer of ECC signals on time division multiplexed bidirectional lines
US5068780A (en) * 1989-08-01 1991-11-26 Digital Equipment Corporation Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones
US5163138A (en) * 1989-08-01 1992-11-10 Digital Equipment Corporation Protocol for read write transfers via switching logic by transmitting and retransmitting an address
US5251227A (en) * 1989-08-01 1993-10-05 Digital Equipment Corporation Targeted resets in a data processor including a trace memory to store transactions
US5065312A (en) * 1989-08-01 1991-11-12 Digital Equipment Corporation Method of converting unique data to system data
US5153881A (en) * 1989-08-01 1992-10-06 Digital Equipment Corporation Method of handling errors in software
EP0415545B1 (en) * 1989-08-01 1996-06-19 Digital Equipment Corporation Method of handling errors in software
DE3938501A1 (de) * 1989-11-20 1991-05-23 Siemens Ag Verfahren zum betrieb eines mehrkanaligen failsafe-rechnersystems und einrichtung zur durchfuehrung des verfahrens
JPH03293906A (ja) * 1990-04-10 1991-12-25 Mitsubishi Electric Corp 列車運転制御指令送信器
EP0473834B1 (de) * 1990-09-07 1994-06-22 Siemens Aktiengesellschaft Einrichtung zur Steuerung eines nach dem Bereichsrechnerprinzip organisierten elektronischen Stellwerks
DE4032033A1 (de) * 1990-10-09 1992-04-16 Siemens Ag Steuerungs- und ueberwachungsverfahren und elektrisches automatisierungssystem fuer eine technische anlage, insbesondere eine schachtanlage
EP0575942A3 (en) * 1992-06-23 1995-10-25 Hitachi Ltd Display apparatus and method
JP3343143B2 (ja) * 1992-12-02 2002-11-11 日本電気株式会社 故障診断方法
FR2704329B1 (fr) * 1993-04-21 1995-07-13 Csee Transport Système de sécurité à microprocesseur, applicable notamment au domaine des transports ferroviaires.
US5485379A (en) * 1994-07-25 1996-01-16 Kelsey Hayes Company Method and system for detecting the proper functioning of an ABS control unit utilizing substantially identical programmed microprocessors
JP3412349B2 (ja) * 1994-12-28 2003-06-03 株式会社日立製作所 制御装置
JP3216996B2 (ja) * 1996-07-19 2001-10-09 三菱電機株式会社 二重系電子連動装置
US7302587B2 (en) * 2001-06-08 2007-11-27 Matra Transport International Secure computer system
ITTO20040179A1 (it) † 2004-03-17 2004-06-17 Sab Wabco Spa Sistema di controllo della frenatura di un veicolo ferroviario o ferrotranviario con funzioni integrate di antipattinaggio e di antibloccaggio delle rotte
ITTO20040325A1 (it) * 2004-05-14 2004-08-14 Ansaldo Segnalamento Ferroviario Spa Dispositivo per la trasmissione sicura di dati verso boe per la segnalazione ferroviaria
JP4874698B2 (ja) * 2006-04-14 2012-02-15 日本電子株式会社 電子プローブマイクロアナライザ
ATE496455T1 (de) * 2008-03-03 2011-02-15 Sick Ag Sicherheitsvorrichtung zur sicheren ansteuerung angeschlossener aktoren
EP2958022B1 (en) * 2013-04-24 2017-02-01 ALSTOM Transport Technologies Inherent fail safe enabling control and command unit with two out of two architecture
DK3131192T3 (en) 2015-08-14 2018-12-03 Thales Man & Services Deutschland Gmbh Control device and method for controlling a safety-relevant component
DE102018115759B3 (de) * 2018-06-29 2019-08-29 Scheidt & Bachmann Gmbh Balisensteuerungsvorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3618028A (en) * 1970-04-20 1971-11-02 Ibm Local storage facility
DE2064837A1 (de) * 1970-12-24 1972-08-10 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
FR2182259A5 (ja) * 1972-04-24 1973-12-07 Cii
DE2636352C3 (de) * 1976-08-12 1979-12-20 Kraftwerk Union Ag, 4330 Muelheim Schutzsystem für einen Kernreaktor
DE2651314C2 (de) * 1976-11-10 1982-03-25 Siemens AG, 1000 Berlin und 8000 München Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage
DE2701924C3 (de) * 1977-01-19 1987-07-30 Standard Elektrik Lorenz Ag, 7000 Stuttgart Steuereinrichtung für spurgebundene Fahrzeuge
US4270168A (en) * 1978-08-31 1981-05-26 United Technologies Corporation Selective disablement in fail-operational, fail-safe multi-computer control system
US4309768A (en) * 1979-12-31 1982-01-05 Bell Telephone Laboratories, Incorporated Mismatch detection circuit for duplicated logic units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386843B2 (en) 2006-02-09 2013-02-26 Cassidian Limited High speed redundant data processing system

Also Published As

Publication number Publication date
ZA81603B (en) 1982-02-24
DK40281A (da) 1981-07-31
ATE3127T1 (de) 1983-05-15
US4400792A (en) 1983-08-23
JPS56121151A (en) 1981-09-22
CA1162311A (en) 1984-02-14
FI70650C (fi) 1986-09-24
DE3003291A1 (de) 1981-08-06
DK148560C (da) 1985-12-30
YU42999B (en) 1989-02-28
IN152462B (ja) 1984-01-21
DE3003291C2 (de) 1983-02-24
EP0033436B1 (de) 1983-04-20
FI70650B (fi) 1986-06-06
YU25481A (en) 1983-12-31
EP0033436A1 (de) 1981-08-12
AR227170A1 (es) 1982-09-30
FI810262L (fi) 1981-07-31
DK148560B (da) 1985-08-05

Similar Documents

Publication Publication Date Title
JPS626263B2 (ja)
US4198678A (en) Vehicle control unit
CA1078967A (en) Digital data processing arrangement
US7149925B2 (en) Peripheral component with high error protection for stored programmable controls
US7729098B2 (en) Overload protection method
GB2228114A (en) Processor testing system
FI98572C (fi) Toimintavarma kolmen tietokoneen monitietokonejärjestelmä
US4649469A (en) Interface for connecting a computer system to an activator module
JPH0378647B2 (ja)
DK163753B (da) Kredsloeb til kontrol af den korrekte start af et tokanalet fail-safe-mikrodatamatkoblevaerk, navnlig til jernbanesikringsanlaeg
GB2104267A (en) Combining replicated sub-system outputs
JPS60214048A (ja) 信号技術的に保証のあるデータ処理装置
ES2303651T3 (es) Unidad periferica para un sistema de control redundante.
JPS63163541A (ja) エラー許容計算システム及び該計算システム内のエラーユニットを認識し、その箇所を検知し、エラーを除去する方法
DK170451B1 (da) Sikkerhedssekvenskreds med flere mikrocomputere, som bearbejder de samme data
JPS63305499A (ja) 警報送信装置
JPH07105121A (ja) 分散制御装置
JP3096301B2 (ja) 交流電源で駆動される被制御機器の制御装置
JPS61275902A (ja) プロセス制御システム
GB2150373A (en) Electrical power supply unit with a failsafe shutdown capability
KR0186119B1 (ko) 철도신호용 바이틀입력 인터페이스 회로 및 방법
JP2518400B2 (ja) 操作回路用故障監視装置
JPH0294748A (ja) 自動診断方式
JPS58109944A (ja) 不一致検出回路の故障検知方法
JPH0377115A (ja) 二重化システム