JPS6263473A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6263473A JPS6263473A JP61094695A JP9469586A JPS6263473A JP S6263473 A JPS6263473 A JP S6263473A JP 61094695 A JP61094695 A JP 61094695A JP 9469586 A JP9469586 A JP 9469586A JP S6263473 A JPS6263473 A JP S6263473A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- contact
- contact hole
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は改良されたＭＯＳトランジスタを含む半導体装
置に関するものである。
置に関するものである。
（従来の技術）
シリコン基板を用いたＭＯ５ＬＳＩで第２図に示すよう
なソース、ドレイン領域ω、■の細長いＭＯＳトランジ
スタに於いて、例えばソース領域ω（例えば１０μＸ６
０μ）にコンタクトホール■を設ける場合、拡散層の抵
抗が高いことによりソース領域の抵抗が高くなるのを防
ぐ為にコンタクトホールを細長く（例えば４μ×５２μ
）設けてソース領域全面で配線とコンタクトをとる必要
が生ずることがある。この場合、マスク合わせズレや、
エツチング時のコンタクトホールの広がりを考えてコン
タクトホールとゲート１、フィールドとの余裕をとって
コンタクトホールの巾を例えば４μとしである。ここで
４はＡｇ配線である。
なソース、ドレイン領域ω、■の細長いＭＯＳトランジ
スタに於いて、例えばソース領域ω（例えば１０μＸ６
０μ）にコンタクトホール■を設ける場合、拡散層の抵
抗が高いことによりソース領域の抵抗が高くなるのを防
ぐ為にコンタクトホールを細長く（例えば４μ×５２μ
）設けてソース領域全面で配線とコンタクトをとる必要
が生ずることがある。この場合、マスク合わせズレや、
エツチング時のコンタクトホールの広がりを考えてコン
タクトホールとゲート１、フィールドとの余裕をとって
コンタクトホールの巾を例えば４μとしである。ここで
４はＡｇ配線である。
しかしながら、このような細長いコンタクトホールは、
露光時の光の回わり込み量が多くなったり、現像時或い
はベーキング時のレジストのダレが長辺と短辺で異なる
ことにより、正方形のものとは巾が異なり易くコンタク
トホール巾が不揃いになるという問題がある。高集積化
を図るにはコンタクトホールと他のパターンとの間隔を
最小限にしなければならないが、これにより予めマスク
上のコンタクトホールの位置をその大きさにより１１！
！する必要が生じる。
露光時の光の回わり込み量が多くなったり、現像時或い
はベーキング時のレジストのダレが長辺と短辺で異なる
ことにより、正方形のものとは巾が異なり易くコンタク
トホール巾が不揃いになるという問題がある。高集積化
を図るにはコンタクトホールと他のパターンとの間隔を
最小限にしなければならないが、これにより予めマスク
上のコンタクトホールの位置をその大きさにより１１！
！する必要が生じる。
さらに、ネガレジストを用いて例えば二酸化硅素に微細
なパターンを写真蝕刻する場合、抛刻すべきパターンが
第３図（ａ）に示すように細長い場合（例えば４μ×５
２μ）、現像後レジスト２０が第３図（ｂ）に示す様に
鋸歯状に残留し、所望のパターンが抜けないことがある
。また極端な場合にはコンタクトホール部全面にレジス
ト２０が残留する。
なパターンを写真蝕刻する場合、抛刻すべきパターンが
第３図（ａ）に示すように細長い場合（例えば４μ×５
２μ）、現像後レジスト２０が第３図（ｂ）に示す様に
鋸歯状に残留し、所望のパターンが抜けないことがある
。また極端な場合にはコンタクトホール部全面にレジス
ト２０が残留する。
コンタクトホール部全面にレジストが残留した場合、二
酸化硅素はエツチングさ九ずソース領域と配線の間で電
気的接触はとれないことは勿論である。
酸化硅素はエツチングさ九ずソース領域と配線の間で電
気的接触はとれないことは勿論である。
一般に例えばＡ１配線を設けた後良好な電気的接触を得
るため熱処理を行うと、第６図に示す様にＡｌ■とシリ
コン■が二酸化硅素０周辺部で局部的に反応し拡散Ｍ（
８）を合金層０が突き抜けｐ−’ｎ接合不良が生ずる。
るため熱処理を行うと、第６図に示す様にＡｌ■とシリ
コン■が二酸化硅素０周辺部で局部的に反応し拡散Ｍ（
８）を合金層０が突き抜けｐ−’ｎ接合不良が生ずる。
したがって鋸歯状にレジストが残留し、第３図（ｂ）の
ように細かいまだら模様が形成された場合は、第３図（
ａ）の形状に正常に蝕刻が行われた場合に比ベニ酸化硅
素ｌｌＩ周辺長が極度に増加しＡＱ−Ｓｉ合金層の拡散
層突き抜けによるｐ−ｎ接合不良が生ずる確率が増加す
る。
ように細かいまだら模様が形成された場合は、第３図（
ａ）の形状に正常に蝕刻が行われた場合に比ベニ酸化硅
素ｌｌＩ周辺長が極度に増加しＡＱ−Ｓｉ合金層の拡散
層突き抜けによるｐ−ｎ接合不良が生ずる確率が増加す
る。
これは第７図に示すようにＳｕｎ、、（３０）が５ｉ（
３１）上に設けられたウェファ−（３２）に段差があり
、マスク（３３）とウェファ−（３２）との密着性がよ
くない時に生じやすい、これの生ずる原因は露光時の微
妙な光の干渉によるもので、第４図Ｃａ＞の様な長方形
（例えば４μ×８μ）のパターンを抜く場合。
３１）上に設けられたウェファ−（３２）に段差があり
、マスク（３３）とウェファ−（３２）との密着性がよ
くない時に生じやすい、これの生ずる原因は露光時の微
妙な光の干渉によるもので、第４図Ｃａ＞の様な長方形
（例えば４μ×８μ）のパターンを抜く場合。
現像後のレジストｚＯの状態を示すと第４図（ｂ）に示
すように中央部がパターンの内側にせり出して残り、こ
れは長い辺の中央部の方がより強調される傾向にある。
すように中央部がパターンの内側にせり出して残り、こ
れは長い辺の中央部の方がより強調される傾向にある。
第５図（ａ）のように正方形のパターン（例えば４μ×
４μ）を抜く場合も、第５図（ｂ）に示す様にすべての
辺に同様の効果が生ずるが、これは第４図（ｂ）の長方
形の場合の短い辺に生じた効果とほぼ同一であり長い辺
に生じた効果よりもはるかに小さい。
４μ）を抜く場合も、第５図（ｂ）に示す様にすべての
辺に同様の効果が生ずるが、これは第４図（ｂ）の長方
形の場合の短い辺に生じた効果とほぼ同一であり長い辺
に生じた効果よりもはるかに小さい。
このような観点から微細なパターンを写真蝕刻する場合
、細長い長方形よりも細長くない長方形さらに長方形よ
りも辺数５以上の正多角形、また正多角形よりも円形が
好ましいことが判明した。
、細長い長方形よりも細長くない長方形さらに長方形よ
りも辺数５以上の正多角形、また正多角形よりも円形が
好ましいことが判明した。
（発明が解決しようとする問題点）
本発明はこのような事情に鑑み為されたものであり、そ
の目的はコンタクトホールの構造を改良した信頼性のす
ぐれたＭＯＳトランジスタを含む半導体装置を提供する
ことにある。
の目的はコンタクトホールの構造を改良した信頼性のす
ぐれたＭＯＳトランジスタを含む半導体装置を提供する
ことにある。
（問題点を解決するための手段）
本発明は、ソース、ドレインコンタクトホールを複数の
正多角形又は円形状としたものである。
正多角形又は円形状としたものである。
（作 用）
本発明によればコンタクトホールが複数のため信頼性が
高くなる。
高くなる。
（実 施 例）
以下にこの発明の一実施例について図面を参照しながら
説明する。
説明する。
例えば前述の第２図の例の場合において、細長いコンタ
クトホール（例えば４μ×５２μ）を設ける必要がある
場合、本実施例では細長いコンタクトホールをあける代
りに、第１図に示すようにこのコンタクトホールを複数
個に分割し２例えば相互の間隔を４μ以上設けるもので
ある。この場合、間隔は必ずしも一定でなくて良い、こ
れら複数のコンタクトホール（４１）が並べられたコン
タクト領域を通して配線アルミニウム（４２）とソース
領域（４３）全域をコンタクトさせる。尚、第１図で、
（４４）はドレイン領域、（４５）はゲートを示す、上
述したコンタクトホール（４１）は、これらの何個かを
拡張して隣同士のコンタフートホールを連結し、拡張す
る前のコンタクトホールより小さい幅を有しない一個又
は複数個のコンタクトホールにまとめることも幾何学的
に可能である。
クトホール（例えば４μ×５２μ）を設ける必要がある
場合、本実施例では細長いコンタクトホールをあける代
りに、第１図に示すようにこのコンタクトホールを複数
個に分割し２例えば相互の間隔を４μ以上設けるもので
ある。この場合、間隔は必ずしも一定でなくて良い、こ
れら複数のコンタクトホール（４１）が並べられたコン
タクト領域を通して配線アルミニウム（４２）とソース
領域（４３）全域をコンタクトさせる。尚、第１図で、
（４４）はドレイン領域、（４５）はゲートを示す、上
述したコンタクトホール（４１）は、これらの何個かを
拡張して隣同士のコンタフートホールを連結し、拡張す
る前のコンタクトホールより小さい幅を有しない一個又
は複数個のコンタクトホールにまとめることも幾何学的
に可能である。
この様にコンタクトホールを分割することにより１寸法
のばらつきもなく、確実にパターン形成が可能となり、
かつソース領域（４３）はぼ全面で配線アルミニウム（
４２）とコンタクトをとることができさらに周辺長も増
加せずしたがって接合不良も防止でき、ソース領域（４
３）の抵抗も細長い一つのコンタクトホールをかけた場
合とほぼ同様に低くすることが可能となる。
のばらつきもなく、確実にパターン形成が可能となり、
かつソース領域（４３）はぼ全面で配線アルミニウム（
４２）とコンタクトをとることができさらに周辺長も増
加せずしたがって接合不良も防止でき、ソース領域（４
３）の抵抗も細長い一つのコンタクトホールをかけた場
合とほぼ同様に低くすることが可能となる。
ここで、本実施例ではコンタクトホール形状として円形
もしくは辺数５以上の多角形状にしている。従ってコン
タクトホールパターンがどの方向に対しても対称である
ため、パターンの非対称性に起因する歪がなく、極く小
さなホールをあけることができる。
もしくは辺数５以上の多角形状にしている。従ってコン
タクトホールパターンがどの方向に対しても対称である
ため、パターンの非対称性に起因する歪がなく、極く小
さなホールをあけることができる。
上述した本実施例では、ソース領域と配線とをコンタク
トさせる例を説明したが、ソース領域の代りにドレイン
領域等の拡散層、あるいは多結晶シリコンまたは金属層
や例えばタングステン、モリブデン、アルミニウム等の
導電領域であれば本発明の範囲に含まれる。また配線と
して上述した実施例ではアルミニウムを用いたが、アル
ミニウム以外の金属、多結晶シリコン、あるいは半導体
等配線材料となり得るすべての材料を配線とじて用いた
例についても本発明の適用は可能であることは勿論であ
る。
トさせる例を説明したが、ソース領域の代りにドレイン
領域等の拡散層、あるいは多結晶シリコンまたは金属層
や例えばタングステン、モリブデン、アルミニウム等の
導電領域であれば本発明の範囲に含まれる。また配線と
して上述した実施例ではアルミニウムを用いたが、アル
ミニウム以外の金属、多結晶シリコン、あるいは半導体
等配線材料となり得るすべての材料を配線とじて用いた
例についても本発明の適用は可能であることは勿論であ
る。
本発明では信頼性の高いＭｏＳトランジスタを含む半導
体装置が得られる。
体装置が得られる。
第１図は改良されたコンタクトホールを設けた場合のＭ
ＯＳトランジスタの平面図、第２図は従来のＭＯＳトラ
ンジスタの平面図、第３図乃至第５図はそれぞれ写真蝕
刻すべき所望のパターンと。 現像後にレジストがパターン内に残った状態を示す説明
図、第６図は接合不良を示す図、第７図はウェハに段差
がある場合のマスクとの密着性を示す図である。 ４１・・・コンタクトホール、 ４２・・・ＡＱ配線。 ４３・・・ソース領域、 ４４・・・ドレイン領
域。 ４５・・・ゲート。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
ＯＳトランジスタの平面図、第２図は従来のＭＯＳトラ
ンジスタの平面図、第３図乃至第５図はそれぞれ写真蝕
刻すべき所望のパターンと。 現像後にレジストがパターン内に残った状態を示す説明
図、第６図は接合不良を示す図、第７図はウェハに段差
がある場合のマスクとの密着性を示す図である。 ４１・・・コンタクトホール、 ４２・・・ＡＱ配線。 ４３・・・ソース領域、 ４４・・・ドレイン領
域。 ４５・・・ゲート。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
Claims (1)
- シリコン基板に相互に離間して形成されるソース及びド
レイン領域と、これらソース及びドレイン領域間上に設
けられるゲート電極と、前記ソース及びドレイン領域上
に形成されるコトタクトホールを有する絶縁膜と、この
絶縁膜上から前記コンタクトホールに形成され前記ソー
ス及びドレイン領域に接触する配線とを具備したＭＯＳ
トランジスタを含む半導体装置に於いて、前記ソースあ
るいはドレイン領域上のコンタクトホールは互いに間隔
をおいて、前記ゲート電極の延在する方向に配置される
複数の円形もしくは辺数５以上の正多角形状のコンタク
トホールにより構成されて成ることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094695A JPS6263473A (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094695A JPS6263473A (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50130369A Division JPS5947474B2 (ja) | 1975-10-31 | 1975-10-31 | ハンドウタイソウチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6263473A true JPS6263473A (ja) | 1987-03-20 |
Family
ID=14117321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61094695A Pending JPS6263473A (ja) | 1986-04-25 | 1986-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6263473A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875169A (ja) * | 1972-01-12 | 1973-10-09 |
-
1986
- 1986-04-25 JP JP61094695A patent/JPS6263473A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4875169A (ja) * | 1972-01-12 | 1973-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3833429A (en) | Method of manufacturing a semiconductor device | |
| US3945347A (en) | Method of making integrated circuits | |
| US3839103A (en) | Semiconductor device and method of manufacturing same | |
| US6339251B2 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| US6025250A (en) | Methods including wafer grooves for reducing semiconductor wafer warping and related structure | |
| JPS5947474B2 (ja) | ハンドウタイソウチ | |
| JPS6263473A (ja) | 半導体装置 | |
| JPS6263474A (ja) | 半導体装置 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| US4609414A (en) | Emitter finger structure in a switching transistor | |
| JPS60140720A (ja) | 半導体装置およびその製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JPS63147318A (ja) | 半導体装置及びその製造方法 | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPS6053085A (ja) | 接合形電界効果トランジスタ | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS61166048A (ja) | 半導体装置 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60160121A (ja) | 半導体装置の製造方法 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| KR19980045161A (ko) | 반도체장치의 제조방법 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5923101B2 (ja) | 半導体装置の製造方法 | |
| JPS6316655A (ja) | 半導体装置の製造方法 |