JPS61166048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61166048A JPS61166048A JP19575685A JP19575685A JPS61166048A JP S61166048 A JPS61166048 A JP S61166048A JP 19575685 A JP19575685 A JP 19575685A JP 19575685 A JP19575685 A JP 19575685A JP S61166048 A JPS61166048 A JP S61166048A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact hole
- wiring
- slender
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は改良された半導体装置に関するものである。
半導体装置１例えばシリコン基板を用いたＭＯ８ＬＳＩ
で第１図の様なソース、ドレイン領域の細長いＭＯ８）
？ンジスメに於て、例えばソース領域（１）（例えば
１０μ×６０μ）にコンタクトホール（２）を設ける場
合、拡散層の抵抗が高いことによりソース領域の抵抗が
高くなるのを防ぐ為にコンタクトホールを細長く（例え
ば４μＸ５２μ）設けてソース領域全頁で配線とコンタ
クトをとる必要が生ずることがある。（この場合マスク
曾わせズレや、エツチング時のコンタクトホールの広が
りを考えてコンタクトホールとゲート、フィールドとの
余裕をとってコンタクトホールの巾を例えば４μとしで
ある。）３はドレイ／、４は、す配線である。
で第１図の様なソース、ドレイン領域の細長いＭＯ８）
？ンジスメに於て、例えばソース領域（１）（例えば
１０μ×６０μ）にコンタクトホール（２）を設ける場
合、拡散層の抵抗が高いことによりソース領域の抵抗が
高くなるのを防ぐ為にコンタクトホールを細長く（例え
ば４μＸ５２μ）設けてソース領域全頁で配線とコンタ
クトをとる必要が生ずることがある。（この場合マスク
曾わせズレや、エツチング時のコンタクトホールの広が
りを考えてコンタクトホールとゲート、フィールドとの
余裕をとってコンタクトホールの巾を例えば４μとしで
ある。）３はドレイ／、４は、す配線である。
従来ネガレジストを用いて例えば二酸化硅素に微細なパ
ターンを写真蝕刻する場合、蝕刻すべきパターンが細長
い場合（例えば４μ×５２μ：第２（Ａ１）図）現偉後
レジストが第２（Ａ２）図の様に鋸歯状に残留し、所望
のパターンが抜けない事が生ずる時がある。また極１な
場合にはコンタクトホール部全面にレジストが残留する
。コンタクトホール部全面にレジストが残留した場合、
二酸化硅素はエツチングされずソース領域と配線の間で
電気的接触はとれないことは勿論である。これによりコ
ンタクト歩留りが悪化する。
ターンを写真蝕刻する場合、蝕刻すべきパターンが細長
い場合（例えば４μ×５２μ：第２（Ａ１）図）現偉後
レジストが第２（Ａ２）図の様に鋸歯状に残留し、所望
のパターンが抜けない事が生ずる時がある。また極１な
場合にはコンタクトホール部全面にレジストが残留する
。コンタクトホール部全面にレジストが残留した場合、
二酸化硅素はエツチングされずソース領域と配線の間で
電気的接触はとれないことは勿論である。これによりコ
ンタクト歩留りが悪化する。
また、一般に例えば、υ配線を設けた後良好な電気的接
触を得るため熱処理を行うと、第２（Ｄ）図に示す様に
ＡＪ （５）とシリコン（６）が二酸化硅素（７）周辺
部で局部的に反応し拡散層（８）を合金層（９）が突き
抜けｐ −ｎ接合不良が生ずる。したがって鋸歯状にレ
ジストが残留した場合（Ａ２）は正常に蝕刻が行われた
場合（Ａ１）に比ベニ酸化硼素膜周辺長が極度に増加し
Ａｊ−８μ合金層の拡散層突き抜けによるｐ −ｎ接合
不良が生ずる確率が増加する。
触を得るため熱処理を行うと、第２（Ｄ）図に示す様に
ＡＪ （５）とシリコン（６）が二酸化硅素（７）周辺
部で局部的に反応し拡散層（８）を合金層（９）が突き
抜けｐ −ｎ接合不良が生ずる。したがって鋸歯状にレ
ジストが残留した場合（Ａ２）は正常に蝕刻が行われた
場合（Ａ１）に比ベニ酸化硼素膜周辺長が極度に増加し
Ａｊ−８μ合金層の拡散層突き抜けによるｐ −ｎ接合
不良が生ずる確率が増加する。
これは第３図の様にＳ ｉＯ，（７）が８ｉＱｌ上に設
けられたウェファ−０２に段差があり、マスク（２）と
ウェファ−０４との密着性がよくない時に生じやすいが
。
けられたウェファ−０２に段差があり、マスク（２）と
ウェファ−０４との密着性がよくない時に生じやすいが
。
これの生ずる原因は露光時の微妙な光の干渉によるもの
で第２（Ｂｌ）図の様な長方形（例えば４μ×８μ）の
パターンを抜く場合、現像後のレジストの状態を示すと
第２ （Ｂ２）図の如く辺の中央部がパターンの内側に
せり出して残り、これは長い辺の中央部の方がより強調
される傾向にある。第２（Ｃ１）図の様に正方形のパタ
ーン（例えば４μ×４μ）を抜く場合も第２ （Ｂ２）
図に示す様にすべての辺に同様の効果が生ずるが、これ
は第２ （Ｂ２）図の長方形の場合の短い辺に生じた効
果とほぼ同一であり長い辺ｌこ生じた効果よりもはるか
に小さい。
で第２（Ｂｌ）図の様な長方形（例えば４μ×８μ）の
パターンを抜く場合、現像後のレジストの状態を示すと
第２ （Ｂ２）図の如く辺の中央部がパターンの内側に
せり出して残り、これは長い辺の中央部の方がより強調
される傾向にある。第２（Ｃ１）図の様に正方形のパタ
ーン（例えば４μ×４μ）を抜く場合も第２ （Ｂ２）
図に示す様にすべての辺に同様の効果が生ずるが、これ
は第２ （Ｂ２）図の長方形の場合の短い辺に生じた効
果とほぼ同一であり長い辺ｌこ生じた効果よりもはるか
に小さい。
この様な観点から微細なパターンを写真蝕刻する場合、
細長い長方形よりも細長くない長方形。
細長い長方形よりも細長くない長方形。
長方形よりも正方形、（正方形よりも正多角形（辺数５
以上）、正多角形よりも円）が好ましいことがわかった
。
以上）、正多角形よりも円）が好ましいことがわかった
。
不発明はこの様な点に鑑み為されたものであり。
その目的は精度良く微細なパターンを得る事を提供する
化ある。
化ある。
例えば前述の第１図の例の場合において、細長いコンタ
クトホール（例えば４μＸ５２μ）を設ける必要がある
場合細長いコンタクトホールをあけるかわりにこのコン
タクトホールを複数個のたとえば正方形（４μ×４μ）
番こ例えば間隔を４μ以上設は分割しく第４図）、これ
ら複数のコンタクトホール（６）を通して配線アルミニ
ウム（６）とソース領域０３全域をコンタクトさせる。
クトホール（例えば４μＸ５２μ）を設ける必要がある
場合細長いコンタクトホールをあけるかわりにこのコン
タクトホールを複数個のたとえば正方形（４μ×４μ）
番こ例えば間隔を４μ以上設は分割しく第４図）、これ
ら複数のコンタクトホール（６）を通して配線アルミニ
ウム（６）とソース領域０３全域をコンタクトさせる。
第４図で、ｈはドレイン、（６はゲートを示す。
この様にコンタクトホールを分割することにより、前述
の様な写真蝕刻の出来ないことの生ずる場合のある細長
いコンタクトホールの場合と違うて、確実にほぼパター
ン通りの写真蝕刻が可能となり、歩留りが向上する。ま
た、ソース領域はぼ全面で配線アルオニウムとコンタク
トをとることができさらに周辺長も増加せずしたがって
接合不良も増加せず、ソース領域の抵抗も細長い一つの
コンタクトホールをあけた場合とほぼ同様低くすること
が可能となりた。
の様な写真蝕刻の出来ないことの生ずる場合のある細長
いコンタクトホールの場合と違うて、確実にほぼパター
ン通りの写真蝕刻が可能となり、歩留りが向上する。ま
た、ソース領域はぼ全面で配線アルオニウムとコンタク
トをとることができさらに周辺長も増加せずしたがって
接合不良も増加せず、ソース領域の抵抗も細長い一つの
コンタクトホールをあけた場合とほぼ同様低くすること
が可能となりた。
ここではコンタクトホールの形状として正方形の場合に
ついて述べたが短辺と長辺の比がほぼ１：２以下の長方
形ならばパターン変形が抑止される効果があった。また
コンタクトホールの短辺として４μの場合について述べ
たが短辺が８μ以下である限り同様な効果が得られた。
ついて述べたが短辺と長辺の比がほぼ１：２以下の長方
形ならばパターン変形が抑止される効果があった。また
コンタクトホールの短辺として４μの場合について述べ
たが短辺が８μ以下である限り同様な効果が得られた。
上記例ではソース領域と配線とをコンタクトさせる例を
説明したが、ソース領域のかわりに、ドレイン領域等の
拡散層、多結晶シリコンまたは金属層例えばタングステ
ン、モリブデン、アルミニウム等の導電領域であれば配
線間のコンタクト歩留りを向上させることができる。ま
たコンタクトホール上の配線として前記例ではアルミニ
ウムを用いたが、アルミニウム以外の金属、多結晶シリ
コン、あるいは半導体等配線材料となり得るすべての材
料を配線として用いた例についても本発明の適用は可能
であることは勿論である。
説明したが、ソース領域のかわりに、ドレイン領域等の
拡散層、多結晶シリコンまたは金属層例えばタングステ
ン、モリブデン、アルミニウム等の導電領域であれば配
線間のコンタクト歩留りを向上させることができる。ま
たコンタクトホール上の配線として前記例ではアルミニ
ウムを用いたが、アルミニウム以外の金属、多結晶シリ
コン、あるいは半導体等配線材料となり得るすべての材
料を配線として用いた例についても本発明の適用は可能
であることは勿論である。
第１図はＭＯＳ ）ランジスタの平面図、第２図４÷第
一÷各４キ４接合不棗を示した図、第３図はクエファー
に段差がある場合のマスクとの密着性を示す図、第４図
は改良されたコンタクトホールを設けた場合のＭＯＳ）
ランジスタの平面図である。 図において。 ４１・・・コンタクトホール、４２・・・す配線。 ４３・・・ソース、４４・・・ドレイン。 ４５ ・・・ ゲ − ト 。 ま１→ｒ？１す 第 １ 図 ／−一３７ 第 ３ 図 第 ４ 図 手 続 補 正 曹（方式） ％式％ １、 事件の表示 特願昭６０−１９５７５６号 ２、発明の名称 牛尋体装置 ３、補正をする者 事件との関係 特許出願人 （３０７）株式公社 東芝 ４、代理人 〒ｌＯ５ 東京都港区芝浦−丁目１番１号 昭和６１年１月２８日（発送日） ６、補正の対象 願書に最初に添付した図面 ７、補正の内容 願誓に最初に添付した図面を別紙のとおり提出する。（
内容に変更なし）
一÷各４キ４接合不棗を示した図、第３図はクエファー
に段差がある場合のマスクとの密着性を示す図、第４図
は改良されたコンタクトホールを設けた場合のＭＯＳ）
ランジスタの平面図である。 図において。 ４１・・・コンタクトホール、４２・・・す配線。 ４３・・・ソース、４４・・・ドレイン。 ４５ ・・・ ゲ − ト 。 ま１→ｒ？１す 第 １ 図 ／−一３７ 第 ３ 図 第 ４ 図 手 続 補 正 曹（方式） ％式％ １、 事件の表示 特願昭６０−１９５７５６号 ２、発明の名称 牛尋体装置 ３、補正をする者 事件との関係 特許出願人 （３０７）株式公社 東芝 ４、代理人 〒ｌＯ５ 東京都港区芝浦−丁目１番１号 昭和６１年１月２８日（発送日） ６、補正の対象 願書に最初に添付した図面 ７、補正の内容 願誓に最初に添付した図面を別紙のとおり提出する。（
内容に変更なし）
Claims (1)
- 多結晶シリコンまたは金属層と、その上層の配線との電
気的接触が細長いコンタクト領域でとられる様にされた
半導体装置に於いて、前記コンタクト領域は互いに間隔
をおいて並べられた複数のコンタクトホールにより構成
されて成る事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19575685A JPS61166048A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19575685A JPS61166048A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50130369A Division JPS5947474B2 (ja) | 1975-10-31 | 1975-10-31 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166048A true JPS61166048A (ja) | 1986-07-26 |
| JPS6233746B2 JPS6233746B2 (ja) | 1987-07-22 |
Family
ID=16346436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19575685A Granted JPS61166048A (ja) | 1985-09-06 | 1985-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166048A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4424427Y1 (ja) * | 1967-01-31 | 1969-10-15 | ||
| JPS49122669A (ja) * | 1973-03-23 | 1974-11-22 |
-
1985
- 1985-09-06 JP JP19575685A patent/JPS61166048A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4424427Y1 (ja) * | 1967-01-31 | 1969-10-15 | ||
| JPS49122669A (ja) * | 1973-03-23 | 1974-11-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233746B2 (ja) | 1987-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188707A (en) | Semiconductor devices and method of manufacturing the same | |
| US4073055A (en) | Method for manufacturing semiconductor devices | |
| JPS6052047A (ja) | 集積回路デバイスの製作方法 | |
| JPS5947474B2 (ja) | ハンドウタイソウチ | |
| US3798080A (en) | Method of producing a semiconductor component | |
| US3678348A (en) | Method and apparatus for etching fine line patterns in metal on semiconductive devices | |
| KR970018402A (ko) | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조방법 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| US4663648A (en) | Three dimensional structures of active and passive semiconductor components | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| US3582330A (en) | Method and apparatus for making semiconductor devices | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6233746B2 (ja) | ||
| JP3067327B2 (ja) | メサ型集積素子およびその製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0528492B2 (ja) | ||
| JPS61168225A (ja) | ４回対称アラインメントマ−カ−を有するフオトマスク | |
| JPS6263473A (ja) | 半導体装置 | |
| JPS6263474A (ja) | 半導体装置 | |
| JPS6216020B2 (ja) | ||
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPS5984576A (ja) | 半導体装置の製造方法 | |
| KR20000007480A (ko) | 반도체 소자 및 그 제조방법 |