JPS6266331A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はメモリ装置に関し、特に、命令語を記憶する
ための命令メモリをプログラムカウンタからのアドレス
信号に基づいてアドレス指定し、所望の命令語を読出す
ようなメモリ装置の改良に関する。

〔従来の技術］ 第２図は従来のメモリ装置の概略ブロック図である。ま
ず、第２図を参照して、従来のメモリ装置の構成につい
て説明する。命令メモリ１は複数個の命令語を記憶する
ものである。この命令メモリ１のアドレスはプログラム
カウンタ２の１！１数出力によって指定きれる。イして
、プログラムカウンタ２はインクリメント回路３から分
岐制御回路４を介して信号が入力されるごとに、その計
数出力を１だ番ノ更新する。また、プログラムカウンタ
２は分岐制御回路４が分岐回路５側に切換えられている
とき、分岐回路５からのアドレス値が設定される。分岐
制御回路４は分岐条件判断回路６の判断出力に基づいて
、インクリメント回路３側または分岐回路５側に切換え
られる。

次に、動作について説明する。通常の命令を実行すると
きには、分岐条件判断回路６は分岐制御回路４をインク
リメント回路３側に切換える。それによって、プログラ
ムカウンタ２はインクリメント回路３から信号が入力さ
れるごとに、イの計数値を１ずつ増加し、命令メモリ１
のアドレスを指定して、所定の命令語を読出す。一方、
分岐命令などの実行に際しては、分岐条件判断回路６が
その分岐命令を判断し、分岐制御回路４を分岐回路５側
に切換える。それによって、プログラムカウンタ２には
、分岐回路５から出力されたアドレス値が設定される。

［発明が解決しようとする問題点］ 従来のメモリ装置は上述のごとく構成されているため、
機能試験を行なうために、通常のユーザプログラムを実
行すると、分岐による繰返しループが存在するために、
同じ命令語が何回も実行され、機能試験に時間がかかる
という問題点があった。

一般に、機能試験を行なうときには、多種類の命令語を
できるだけ短時間に実行することが望ましく、従来のメ
モリ装置によるユーザプログラムの実行は機能試験に適
さないという欠点があった。

それゆえに、この発明の主たる目的は、ユーザプログラ
ムの実行を強制的に制御することにより、ユーザプログ
ラムを用いた機能試験に適した動作を行なうことのでき
るようなメモリ装置を提供することである。

［問題点を解決するための手段］ この発明にかかるメモリ装置は、命令語を記憶する命令
メモリのアドレス指定をプログラムカウンタによって行
ない、インクリメント回路によってプログラムカウンタ
のアドレス値を更新するかあるいはアドレス設定回路に
よってアドレス値を設定するかを分岐回路によって指定
するものにおいて、分岐回路の指定にかかわらず、その
指定を抑制して、分岐抑−１回路により強制的にインク
リメント回路側の動作を指定するようにしたものである
。

［作用］ この発明にかかるメモリ装置は、分岐命令などに対して
、分岐しないようにする動作モードを設定することによ
り、ユーザプログラムの分岐命令を無視して実行し、結
果としてユーザプログラムにプログラムされている多種
類の命令をすべて実行でき、繰返しループも発生しない
ため、特定の命令のみが数多く実行されることもなく、
ユーザプログラムによる機能試験に適した動作を行なう
ことができる。

［発明の実施例］ 第１図はこの発明の一実施例のブロック図である。この
第１図に示す実施例は、前述の第２図に示した分岐条件
判断回路６に代えて分岐抑制機能付分岐条件判断回路８
を設け、この分岐抑制機能付分岐条件判断回路８に分岐
抑制動作モード信号を入力するための入力端子７を設け
たものであって、それ以外の分岐メモリ１とプログラム
カウンタ２とインクリメント回路３と分岐制御回路４と
分岐回路５は前述の第２図と同じものが用いられる。

次に、動作について説明する。入力端子７に通常動作モ
ード信号が入力されたときには、前述の第２図の説明と
同様の動作を行なう。すなわち、分岐制御回路４はイン
クリメント回路３側に切換えられ、プログラムカウンタ
２はインクリメント回路３からの信号に基づいて、アド
レス値を更新して命令メモリ１のアドレスを指定する。

一方、−〇− 分岐命令などの実行に際しては、分岐抑ＩＩＩＪ機能付
分岐条件判断回路８の判断に基づいて、分岐制御回路４
が分岐回路５側に切換えられる。それによって、プログ
ラムカウンタ２は分岐回路５から与えられるアドレス値
を設定し、そのアドレス値に基づいて、命令メモリ１の
アドレスを指定する。

入力端子７に分岐抑制動作モード信号が与えられると、
分岐抑制機能付分岐条件判断回路８はプログラムカウン
タ２の内容に応じて分岐抑制を行なうか否かを判断する
。つまり、命令メモリ１の特定のアドレスに記憶されて
いる命令語を実行するときにのみ、分岐抑制条件が成立
しているものと判断し、分岐制御回路４０入力をインク
リメント回路３側に強制的に指定することにより、分岐
抑制を行なう。第１図は入力端子７に分岐抑制動作モー
ド信号が与えられかつ分岐抑制の対象どなる命令メモリ
１の特定アドレスにある命令語を実行するときの状態を
示しており、分岐制御回路４の入力が命令の実行結果に
かかわらず、常にインクリメント回路３側から行なわれ
るために、分岐が抑制される。

上述のごとく、分岐抑制機能付分岐条件判断回路８およ
び入力端子７を設けることにより、分岐抑制機能を実現
でき、命令メモリ１に記憶された複数の命令語のうち、
特定のアドレスに記憶されている命令語に対してのみ分
岐抑制を行なうことができる。したがって、命令メモリ
１の特定アドレスに記憶されたユーザプログラムを繰返
しループなしで実行することができ、短時間にユーザプ
ログラムを用いてメモリ装胃の機能試験を行なうことが
できる。

なお、上述の実施例では、入力端子７に分岐抑制動作モ
ード信号を与えることにより、分岐抑制を行なうかどう
かを分岐抑制機能付分岐条件判断回路８によって判断す
るようにしたが、命令メモリ１に分岐抑制制御用の命令
語を設け、この命令語が読出されたとき、分岐抑制機能
付分岐条件判断回路８が判断を行なって、その結果とし
て分岐抑制機能を行なうこともできる。その場合には、
入力端子７を省略できる。

［発明の効果］ 以上のように、この発明によれば、分岐回路の指定にか
かわらず、その指定を抑制して強制的にインクリメント
回路側の動作を指定できるようにしたので、ユーザプロ
グラムを実行するときの分岐を抑制することができ、繰
返しループを抑制してユーザプログラムを用いた機能試
験を行なう際に、多種類の命令語を短時間に実行でき、
機能試験を容易に行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図である。第２
図は従来のメ−Ｅ　ＩＪ仙装のブロック図である。 図において、１は命令メモリ、２はプログラムカウンタ
、３はインクリメント回路、４は分岐制御回路、５は分
岐回路、７は入力端子、８は分岐抑制機能イ４分岐条件
判断回路を示す。

Claims (4)

【特許請求の範囲】
1. （１）命令語を記憶する命令メモリ、 前記命令メモリに記憶されている命令語のうち、実行す
   べき命令語のアドレスを指定するためのプログラムカウ
   ンタ、 前記プログラムカウンタのアドレス値を更新するための
   インクリメント回路、 前記プログラムカウンタに所定のアドレス値を設定する
   ためのアドレス設定回路、 前記インクリメント回路によるアドレス値の更新と前記
   アドレス設定回路によるアドレス値の設定のいずれか一
   方を動作させるように指定する分岐回路、および 前記分岐回路の指定にかかわらず、その指定を抑制して
   、強制的に前記インクリメント回路側の動作を指定する
   ための分岐抑制回路を備えた、メモリ装置。
2. （２）前記分岐抑制回路は、前記命令メモリに記憶され
   た命令語のうち、特定のアドレスに記憶されている命令
   語に対してのみ動作するようにした、特許請求の範囲第
   １項記載のメモリ装置。
3. （３）前記分岐抑制を制御するための制御信号を受けて
   、前記分岐抑制回路に与えるための入力端子を含む、特
   許請求の範囲第１項記載のメモリ装置。
4. （４）前記分岐抑制を制御するための命令語を設けた、
   特許請求の範囲第１項記載のメモリ装置。