JPS626733Y2 - - Google Patents
Info
- Publication number
- JPS626733Y2 JPS626733Y2 JP13762279U JP13762279U JPS626733Y2 JP S626733 Y2 JPS626733 Y2 JP S626733Y2 JP 13762279 U JP13762279 U JP 13762279U JP 13762279 U JP13762279 U JP 13762279U JP S626733 Y2 JPS626733 Y2 JP S626733Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- frequency
- output
- pulse signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は、２つの入力パルス信号の周波数の差
に応じた周波数のパルス信号を出力する周波数減
算器に関し、その目的は２個のＪ−Ｋ形フリツプ
フロツプを用いるだけの簡単な構成の周波数減算
器を提供するにある。以下図面を用いて本考案減
算器を詳細に説明する。
に応じた周波数のパルス信号を出力する周波数減
算器に関し、その目的は２個のＪ−Ｋ形フリツプ
フロツプを用いるだけの簡単な構成の周波数減算
器を提供するにある。以下図面を用いて本考案減
算器を詳細に説明する。
第１図は本考案減算器の一実施例を示す接続図
で、第２図はその動作説明のための波形図であ
る。図において、IN1，IN2は各々入力端子で、
IN1には第２図イに示す如きくり返し周波数１
を有する入力パルス信号Pi1が印加され、IN2には
第２図ロに示す如きくり返し周波数２を有する
入力パルス信号Pi2が印加される。OUTは出力端
子で、第２図ニに示す如きくり返し周波数０を
有する出力パルス信号Poが生ずる。FF1，FF2は
各々Ｊ−Ｋ形フリツプフロツプで、それぞれCP
端子、Ｊ端子、Ｋ端子およびＱ端子を有し、FF2
はさらにCL端子を有している。FF1，FF2のCP
端子は入力端子IN1に共通に接続され、入力パル
ス信号Pi1が共通に加えられる。FF2のCL端子は
入力端子IN2に接続され、入力パルス信号Pi2が加
えられる。FF2ではそのＪ端子の入力が“Ｈ”レ
ベルに、Ｋ端子の入力が“Ｌ”レベルに保たれて
おり、CP端子に加わるPi1の立上りで、Ｑ端子の
出力が“Ｈ”レベルになるようになつている。
FF1のＪ端子とＫ端子とはFF2のＱ端子に共通に
接続され、第２図ハに示す如き波形のFF2のＱ端
子の出力Paが共通に与えられる。よつてFF1は、
Paが“Ｈ”レベルならばCP端子に加わるPi1の立
上りでＱ端子の出力Poが反転し、またPaが
“Ｌ”レベルならばＱ端子の出力Poは前の状態を
保つ。そしてFF1のＱ端子が出力端子OUTに接
続されている。
で、第２図はその動作説明のための波形図であ
る。図において、IN1，IN2は各々入力端子で、
IN1には第２図イに示す如きくり返し周波数１
を有する入力パルス信号Pi1が印加され、IN2には
第２図ロに示す如きくり返し周波数２を有する
入力パルス信号Pi2が印加される。OUTは出力端
子で、第２図ニに示す如きくり返し周波数０を
有する出力パルス信号Poが生ずる。FF1，FF2は
各々Ｊ−Ｋ形フリツプフロツプで、それぞれCP
端子、Ｊ端子、Ｋ端子およびＱ端子を有し、FF2
はさらにCL端子を有している。FF1，FF2のCP
端子は入力端子IN1に共通に接続され、入力パル
ス信号Pi1が共通に加えられる。FF2のCL端子は
入力端子IN2に接続され、入力パルス信号Pi2が加
えられる。FF2ではそのＪ端子の入力が“Ｈ”レ
ベルに、Ｋ端子の入力が“Ｌ”レベルに保たれて
おり、CP端子に加わるPi1の立上りで、Ｑ端子の
出力が“Ｈ”レベルになるようになつている。
FF1のＪ端子とＫ端子とはFF2のＱ端子に共通に
接続され、第２図ハに示す如き波形のFF2のＱ端
子の出力Paが共通に与えられる。よつてFF1は、
Paが“Ｈ”レベルならばCP端子に加わるPi1の立
上りでＱ端子の出力Poが反転し、またPaが
“Ｌ”レベルならばＱ端子の出力Poは前の状態を
保つ。そしてFF1のＱ端子が出力端子OUTに接
続されている。
このように構成した本考案減算器の動作を以下
に説明する。まず、FF2のCL端子に入力パルス
信号Pi2が加わると、FF2はクリヤされその出力
Paは“Ｌ”レベルになる。次に入力パルス信号
P1がFF1，FF2のCP端子に加わると、FF1におい
てはＪ端子およびＫ端子の入力が共に“Ｌ”レベ
ルであるので、その出力Poは変わらない。一方
FF2においてはPi1の立上りで出力Paは“Ｈ”レ
ベルになる。したがつてこのとき入力パルス信号
Pi1のパルスが１個無視されたことになる。引続
き入力パルス信号Pi1が印加されれば、FF2の出
力Paは“Ｈ”レベルで、FF1のＪ端子およびＫ端
子の入力は共に“Ｈ”レベルなので、FF1の出力
Poは反転する。このときFF2の出力Paは変化し
ない。このようにして入力端子IN2に入力パルス
信号Pi2が印加されると、その後入力端子IN1に印
加される入力パルス信号Pi1のパルスが１個無視
される。したがつて、出力端子OUTに生ずる出
力パルス信号Poの周波数はIN1に印加される入力
パルス信号Pi1の周波数１からIN2に印加される
入力パルス信号Pi2の周波数２を減じたものに
なる。この関係を示したのが第３図の特性曲線
で、１＝２のとき０＝０となり、かつ０
１≦２でも０＝０となる。なお、Pi2のパ
ルス幅が大きいときは、Pi2をワンシヨツト回路
等を通してパルス幅を小さくしてからFF2のCL
端子に与えればよい。
に説明する。まず、FF2のCL端子に入力パルス
信号Pi2が加わると、FF2はクリヤされその出力
Paは“Ｌ”レベルになる。次に入力パルス信号
P1がFF1，FF2のCP端子に加わると、FF1におい
てはＪ端子およびＫ端子の入力が共に“Ｌ”レベ
ルであるので、その出力Poは変わらない。一方
FF2においてはPi1の立上りで出力Paは“Ｈ”レ
ベルになる。したがつてこのとき入力パルス信号
Pi1のパルスが１個無視されたことになる。引続
き入力パルス信号Pi1が印加されれば、FF2の出
力Paは“Ｈ”レベルで、FF1のＪ端子およびＫ端
子の入力は共に“Ｈ”レベルなので、FF1の出力
Poは反転する。このときFF2の出力Paは変化し
ない。このようにして入力端子IN2に入力パルス
信号Pi2が印加されると、その後入力端子IN1に印
加される入力パルス信号Pi1のパルスが１個無視
される。したがつて、出力端子OUTに生ずる出
力パルス信号Poの周波数はIN1に印加される入力
パルス信号Pi1の周波数１からIN2に印加される
入力パルス信号Pi2の周波数２を減じたものに
なる。この関係を示したのが第３図の特性曲線
で、１＝２のとき０＝０となり、かつ０
１≦２でも０＝０となる。なお、Pi2のパ
ルス幅が大きいときは、Pi2をワンシヨツト回路
等を通してパルス幅を小さくしてからFF2のCL
端子に与えればよい。
第４図は本考案減算器の他の実施例を示す接続
図で、第１図の実施例回路を２組用いて２つの入
力パルス信号Pi1，Pi2の周波数の差の絶対値を出
力するようにしたものである。第４図において、
FF1，FF2はPi1の周波数１からPi2の周波数
２の差に応じた周波数o1の出力Po1をFF1のＱ
端子に生ずるものであり、FF3，FF4はPi2の周波
数２からPi1の周波数１の差に応じた周波数
o2の出力Po2をFF3のＱ端子に生ずるものであ
る。Po1，Po2の周波数特性を示したのが、第５図
イおよびロである。Po1はコンデンサC1と抵抗R1
からなる微分回路D1を介してオア回路ORの一方
の入力に加えられており、Po2はコンデンサC2と
抵抗R2からなる微分回路D2を介してORの他方の
入力に加えられている。D1，D2はPo1，Po2を微
分し、Po1，Po2の周波数が零のときORへの入力
を零にするためのものである。よつてORの出力
には第５図ハに示す如くPi1とPi2の周波数１，
２の差の絶対値に比例した周波数ｏの出力パ
ルス信号Poが得られる。なおPi1，Pi2のパルス幅
が大きいときはそれぞれワンシヨツト回路を介し
てFF2，FF4のCL端子に与えるようにすればよ
い。
図で、第１図の実施例回路を２組用いて２つの入
力パルス信号Pi1，Pi2の周波数の差の絶対値を出
力するようにしたものである。第４図において、
FF1，FF2はPi1の周波数１からPi2の周波数
２の差に応じた周波数o1の出力Po1をFF1のＱ
端子に生ずるものであり、FF3，FF4はPi2の周波
数２からPi1の周波数１の差に応じた周波数
o2の出力Po2をFF3のＱ端子に生ずるものであ
る。Po1，Po2の周波数特性を示したのが、第５図
イおよびロである。Po1はコンデンサC1と抵抗R1
からなる微分回路D1を介してオア回路ORの一方
の入力に加えられており、Po2はコンデンサC2と
抵抗R2からなる微分回路D2を介してORの他方の
入力に加えられている。D1，D2はPo1，Po2を微
分し、Po1，Po2の周波数が零のときORへの入力
を零にするためのものである。よつてORの出力
には第５図ハに示す如くPi1とPi2の周波数１，
２の差の絶対値に比例した周波数ｏの出力パ
ルス信号Poが得られる。なおPi1，Pi2のパルス幅
が大きいときはそれぞれワンシヨツト回路を介し
てFF2，FF4のCL端子に与えるようにすればよ
い。
以上説明したように本考案においては、２個の
Ｊ−Ｋ形フリツプフロツプを用いるだけの簡単な
構成で２つの入力パルス信号の周波数の差に応じ
た周波数のパルス信号を出力する周波数減算器を
実現できる。
Ｊ−Ｋ形フリツプフロツプを用いるだけの簡単な
構成で２つの入力パルス信号の周波数の差に応じ
た周波数のパルス信号を出力する周波数減算器を
実現できる。
第１図は本考案減算器の一実施例を示す接続
図、第２図および第３図はその動作説明図、第４
図は本考案減算器の他の実施例を示す接続図、第
５図はその動作説明図である。 FF1〜FF4……Ｊ−Ｋ形フリツプフロツプ、
IN1，IN2……入力端子、OUT……出力端子、OR
……オア回路、D1，D2……微分回路、Pi1，Pi2…
…入力パルス信号、Po……出力パルス信号。
図、第２図および第３図はその動作説明図、第４
図は本考案減算器の他の実施例を示す接続図、第
５図はその動作説明図である。 FF1〜FF4……Ｊ−Ｋ形フリツプフロツプ、
IN1，IN2……入力端子、OUT……出力端子、OR
……オア回路、D1，D2……微分回路、Pi1，Pi2…
…入力パルス信号、Po……出力パルス信号。
Claims (1)
- 第１、第２のＪ−Ｋ形フリツプフロツプを有
し、両フリツプフロツプのCP端子に第１の入力
パルス信号を共通に与え、Ｊ端子が“Ｈ”レベル
にＫ端子が“Ｌ”レベルに保たれている第２のＪ
−ＫフリツプフロツプのCL端子に第２の入力パ
ルス信号を与え、かつ第２のＪ−Ｋ形フリツプフ
ロツプの出力を第１のＪ−Ｋ形フリツプフロツプ
のＪ端子とＫ端子に共通に与えて、第１のＪ−Ｋ
形フリツプフロツプの出力に第１、第２の入力パ
ルス信号の周波数の差に応じた周波数のパルス信
号を得るようにしたことを特徴とする周波数減算
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13762279U JPS626733Y2 (ja) | 1979-10-04 | 1979-10-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13762279U JPS626733Y2 (ja) | 1979-10-04 | 1979-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5656244U JPS5656244U (ja) | 1981-05-15 |
| JPS626733Y2 true JPS626733Y2 (ja) | 1987-02-17 |
Family
ID=29369046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13762279U Expired JPS626733Y2 (ja) | 1979-10-04 | 1979-10-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626733Y2 (ja) |
-
1979
- 1979-10-04 JP JP13762279U patent/JPS626733Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5656244U (ja) | 1981-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626733Y2 (ja) | ||
| JPS585594B2 (ja) | 整流回路 | |
| JPS645370Y2 (ja) | ||
| JPS6117619Y2 (ja) | ||
| JPS60113513A (ja) | 信号波形等化回路 | |
| JPS5840676Y2 (ja) | 受信回路 | |
| JPS6347063Y2 (ja) | ||
| JPH0432813Y2 (ja) | ||
| JPS589414Y2 (ja) | 画質調整回路 | |
| JPS58169770U (ja) | 輪郭部補正回路 | |
| JPH0122261Y2 (ja) | ||
| JPS5921536Y2 (ja) | ト−ン調整切換回路 | |
| JPH0630415B2 (ja) | 差動回路 | |
| JPS58190698U (ja) | デイスト−シヨンサウンド形成回路 | |
| JPS6016113Y2 (ja) | 可変容量ダイオ−ドを用いた同調装置 | |
| JPH0125040Y2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPS5929371Y2 (ja) | クオ−ドラチヤ−検波増幅回路 | |
| JPS5925822U (ja) | 周波数特性調整回路 | |
| JPS599620U (ja) | グラフイツクイコライザ回路 | |
| JPH0336217U (ja) | ||
| JPS60153612A (ja) | 電流反転回路 | |
| JPS5834812Y2 (ja) | 雑音除去回路 | |
| JPS5925821U (ja) | 周波数特性調整回路 | |
| JPH0533064Y2 (ja) |