JPS627162A - 逆導通ゲ−トタ−ンオフサイリスタ - Google Patents
逆導通ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS627162A JPS627162A JP60146299A JP14629985A JPS627162A JP S627162 A JPS627162 A JP S627162A JP 60146299 A JP60146299 A JP 60146299A JP 14629985 A JP14629985 A JP 14629985A JP S627162 A JPS627162 A JP S627162A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- layer
- diode
- groove
- gto thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/135—Thyristors having built-in components the built-in components being diodes
- H10D84/136—Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、同一半導体基板内にゲートターンオフ （Ｇ
Ｔ Ｏ）サイリスタをそれに逆並列接続されたダイオ
ードを設けた複合素子としての逆導通ゲートターンオフ
サイリスタに間する。
Ｔ Ｏ）サイリスタをそれに逆並列接続されたダイオ
ードを設けた複合素子としての逆導通ゲートターンオフ
サイリスタに間する。
【従来技術とその問題点】 −
同一半導体基板内にサイリスタとそれに逆並列接続され
たダイオードを設けた複合素子としての逆導通サイリス
タは公知である。この逆導通サイリスタは自己消弧形で
はないので、ゲート、カソード間に逆電圧をか１ナター
ンオフさせるという機能はない、しかし第２図に示すよ
うな構造をもつ逆導通サイリスタのゲート電極２２とカ
ソード電極２１の間に逆電圧をかけてターンオフさせ、
ＧＴＯサイリスタの機能を持たせようとしても、カソー
ド電極２１はダイオード部のアノード電極も兼ねており
、この７ノード電極はゲート電極２２の接触するｐ層に
接触しているため電圧をかけることができない、
−
たダイオードを設けた複合素子としての逆導通サイリス
タは公知である。この逆導通サイリスタは自己消弧形で
はないので、ゲート、カソード間に逆電圧をか１ナター
ンオフさせるという機能はない、しかし第２図に示すよ
うな構造をもつ逆導通サイリスタのゲート電極２２とカ
ソード電極２１の間に逆電圧をかけてターンオフさせ、
ＧＴＯサイリスタの機能を持たせようとしても、カソー
ド電極２１はダイオード部のアノード電極も兼ねており
、この７ノード電極はゲート電極２２の接触するｐ層に
接触しているため電圧をかけることができない、
−
本発明は、この問題を解決してサイリスタ部のゲート、
カソード間に逆電圧をかけることができるようにして大
電流をターンオフする機能を有する逆導通ＧＴＯサイリ
スタを提供することを目的とする。
カソード間に逆電圧をかけることができるようにして大
電流をターンオフする機能を有する逆導通ＧＴＯサイリ
スタを提供することを目的とする。
本発明は、交互に異なる導電形を存する隣接した４層か
らなるＧＴＯサイリスタ部とその内側の２層の間の接合
の延長部を挟む異なる導電形−０２層からなるダイオー
ド部とを備えた逆導通ＧＴＯサイリスタのダイオード部
の一層のＧＴＯサイリスタ部に近接する領域に表面から
溝部が形成され、その溝部が前記のダイオードの一層と
異なる導電形の層に囲まれていることにより上記の目的
を達成する。
らなるＧＴＯサイリスタ部とその内側の２層の間の接合
の延長部を挟む異なる導電形−０２層からなるダイオー
ド部とを備えた逆導通ＧＴＯサイリスタのダイオード部
の一層のＧＴＯサイリスタ部に近接する領域に表面から
溝部が形成され、その溝部が前記のダイオードの一層と
異なる導電形の層に囲まれていることにより上記の目的
を達成する。
第１図は本発明の一実施例を示すもので、シリコン基板
ｌの中にｐエミッタ層ＩＬ ｎベース層１２゜ｐバー
１層１３．ｎエミツタ層１４からなるＧＴＯサイリスタ
部ｌＯと、ｎベース層１２の延長部であるｎ層とｐバー
１層１３の延長部であるｐ１４４とからなるダイオード
部２０が形成されている。さらにＧＴＯサイリスタ部１
０とダイオード部２００間にあってダイオード部と同様
の２層からなる分離領域３ｏに、本発明により溝部２が
形成され、この溝部２を取り囲んで高不純物濃度のｎ°
層３が形成されている。溝部２は、ＧＴＯサイリスタ部
１０のゲート。 カソード分離の際のエツチングなどによる溝部４の゛形
成時に同時に形成され、ｎ°層３は、溝部２およびその
周辺部以外を酸化膜などによりマスクし、りんなどのｎ
形不純物を拡散するなどの手段を使うことにより形成で
きる。 このようにＧＴＯサイリスタ部１０とダイオード２０の
間に溝部２およびｎ′″層３により２層の高抵抗部５が
存在するため、ダイオ−、ド部２０のアノード電極６と
ＧＴＯサイリスタ部１０のカソード電極８とが共通の電
極体７により圧接されてもカソード電極８とゲート電極
９の間に逆電圧を印加することができる。 ゛溝部２の深ｉをａ、その下のｎ層層の深さをｂとする
と、ａ＋ｂを大きくすることにより高抵抗部５の抵抗が
太き（なる、またこの抵抗は、ａ＋ｂが一定ならば溝部
２およびその周辺のｎ°層３の合計の輻Ｃに比例する。 従って溝部２およびｎ゛Ｊ！１３の合計の輻Ｃは、ダイ
オード部２０とＧＴＯサイリスタ部ｌＯの導通領域が十
分確保できる範囲で大きくとっである。 ＧＴＯサイリスタ部１０とダイオード部２０に共通な２
層１３の厚さをｄとすると、ｄ−（ａ＋１ｙ）がこの逆
導通ＧＴＯサイリスタの順方向耐圧を規定する。つまり
、この逆導通ＧＴ・０サイリスクのカソード電極８とア
ノード電極６の間に順方向電圧を印、加したとき、ｐＩ
Ｉ１３への空乏層の広がりの大きさはｄ−（ａ＋ｂ）を
超えないことが必要である。従って順方向耐圧の面から
はａ＋ｂは小さい方がよ−い０反対にターンオフに不可
欠のゲート。 カソード間耐圧に必要な高抵抗を確保するという面から
は前述のようにａ＋ｂは大きい方がよい。 この二面の調和を考慮してａ十すの最適の値が決定され
る。 第３図に、溝部２とｎパ層３の合計幅Ｃが１閣、分離領
域３０の長さ１５０■の場合のこの逆導通ＧＴＯサイリ
スタの順方向耐圧およびｎ°層層下下高抵抗部５の抵抗
とｄ−（ａ＋、ｂ）の関係をそれぞれ線３１．３２で示
し、４０−≦ｄ −（ａ ＋ ｂ） ≦７０ａの範囲Ａ
が最適であり、２層１３の厚さを１００＃ｓとすると３
０Ｊ！Ｉｌ≦ａ＋ｂ≦６０ｊｒｍとなる。 実際にこの逆導通ＧＴＯサイリスタを製造する場合は、
溝部２の形成後その深さを測定し、３〇−ａ≦ｂ≦６０
−ａなる式で、ｎ９層３の深さｂを決める。、従ってエ
ツチングなどで形成される溝部２の深さａの精度が良く
なくても、ｎ層３の深さｂを拡散などの方法で精度良く
制御することで、ＧＴＯサイリスタ部のゲート、カソー
ド間の逆耐圧を確保すると共に逆導通ＧＴＯサイリスタ
の順方向耐圧を十分満足させることができる。
ｌの中にｐエミッタ層ＩＬ ｎベース層１２゜ｐバー
１層１３．ｎエミツタ層１４からなるＧＴＯサイリスタ
部ｌＯと、ｎベース層１２の延長部であるｎ層とｐバー
１層１３の延長部であるｐ１４４とからなるダイオード
部２０が形成されている。さらにＧＴＯサイリスタ部１
０とダイオード部２００間にあってダイオード部と同様
の２層からなる分離領域３ｏに、本発明により溝部２が
形成され、この溝部２を取り囲んで高不純物濃度のｎ°
層３が形成されている。溝部２は、ＧＴＯサイリスタ部
１０のゲート。 カソード分離の際のエツチングなどによる溝部４の゛形
成時に同時に形成され、ｎ°層３は、溝部２およびその
周辺部以外を酸化膜などによりマスクし、りんなどのｎ
形不純物を拡散するなどの手段を使うことにより形成で
きる。 このようにＧＴＯサイリスタ部１０とダイオード２０の
間に溝部２およびｎ′″層３により２層の高抵抗部５が
存在するため、ダイオ−、ド部２０のアノード電極６と
ＧＴＯサイリスタ部１０のカソード電極８とが共通の電
極体７により圧接されてもカソード電極８とゲート電極
９の間に逆電圧を印加することができる。 ゛溝部２の深ｉをａ、その下のｎ層層の深さをｂとする
と、ａ＋ｂを大きくすることにより高抵抗部５の抵抗が
太き（なる、またこの抵抗は、ａ＋ｂが一定ならば溝部
２およびその周辺のｎ°層３の合計の輻Ｃに比例する。 従って溝部２およびｎ゛Ｊ！１３の合計の輻Ｃは、ダイ
オード部２０とＧＴＯサイリスタ部ｌＯの導通領域が十
分確保できる範囲で大きくとっである。 ＧＴＯサイリスタ部１０とダイオード部２０に共通な２
層１３の厚さをｄとすると、ｄ−（ａ＋１ｙ）がこの逆
導通ＧＴＯサイリスタの順方向耐圧を規定する。つまり
、この逆導通ＧＴ・０サイリスクのカソード電極８とア
ノード電極６の間に順方向電圧を印、加したとき、ｐＩ
Ｉ１３への空乏層の広がりの大きさはｄ−（ａ＋ｂ）を
超えないことが必要である。従って順方向耐圧の面から
はａ＋ｂは小さい方がよ−い０反対にターンオフに不可
欠のゲート。 カソード間耐圧に必要な高抵抗を確保するという面から
は前述のようにａ＋ｂは大きい方がよい。 この二面の調和を考慮してａ十すの最適の値が決定され
る。 第３図に、溝部２とｎパ層３の合計幅Ｃが１閣、分離領
域３０の長さ１５０■の場合のこの逆導通ＧＴＯサイリ
スタの順方向耐圧およびｎ°層層下下高抵抗部５の抵抗
とｄ−（ａ＋、ｂ）の関係をそれぞれ線３１．３２で示
し、４０−≦ｄ −（ａ ＋ ｂ） ≦７０ａの範囲Ａ
が最適であり、２層１３の厚さを１００＃ｓとすると３
０Ｊ！Ｉｌ≦ａ＋ｂ≦６０ｊｒｍとなる。 実際にこの逆導通ＧＴＯサイリスタを製造する場合は、
溝部２の形成後その深さを測定し、３〇−ａ≦ｂ≦６０
−ａなる式で、ｎ９層３の深さｂを決める。、従ってエ
ツチングなどで形成される溝部２の深さａの精度が良く
なくても、ｎ層３の深さｂを拡散などの方法で精度良く
制御することで、ＧＴＯサイリスタ部のゲート、カソー
ド間の逆耐圧を確保すると共に逆導通ＧＴＯサイリスタ
の順方向耐圧を十分満足させることができる。
本発明によれば、ダイオード部のＧＴＯサイリスク部に
近接した領域に表面からの溝部とその溝部を囲む逆導電
形の高不純物濃度層を形成して高抵抗部を備えた分ｉｌ
ＩＩ域とすることにより、ＧＴＯサイリスタタ、−ン
オフ時に不可欠のゲート、カソード間逆耐圧を確保して
ダイオードとＧＴＯサイリスタを１つの半導体拳板内に
複合化した逆導通ＧＴＯサイリスタを得ることができた
。しかも、溝部はＧＴＯサイリスク部表面に通常段けら
−れる段差形成と同時に形成でき、また高不純物濃度層
の深さを溝部の深さに対応して決定することにより、Ｇ
ＴＯサイリスタのゲート、カソード間に印加できる逆耐
圧と逆導通ＧＴＯサイリスタの順方向耐圧を溝部だけの
場合よりも精度よく調整できるので、得られる効果は極
めて大きい。
近接した領域に表面からの溝部とその溝部を囲む逆導電
形の高不純物濃度層を形成して高抵抗部を備えた分ｉｌ
ＩＩ域とすることにより、ＧＴＯサイリスタタ、−ン
オフ時に不可欠のゲート、カソード間逆耐圧を確保して
ダイオードとＧＴＯサイリスタを１つの半導体拳板内に
複合化した逆導通ＧＴＯサイリスタを得ることができた
。しかも、溝部はＧＴＯサイリスク部表面に通常段けら
−れる段差形成と同時に形成でき、また高不純物濃度層
の深さを溝部の深さに対応して決定することにより、Ｇ
ＴＯサイリスタのゲート、カソード間に印加できる逆耐
圧と逆導通ＧＴＯサイリスタの順方向耐圧を溝部だけの
場合よりも精度よく調整できるので、得られる効果は極
めて大きい。
第１図は本発明の一実施例の要部断面図、第２゜図は逆
導通ＧＴＯサイリスタの断面図、第３図は第１図に示す
逆導通ＧＴＯサイリスタの順方向耐圧および分＃領域高
抵抗部の抵抗と高抵抗部の厚さｄ−（ａ＋ｂ）との関係
線図である。 ｌ：シリコン基板、２：溝部、５：高抵抗部、ｔｏ：ｃ
’ｒｏサイリスタ部、２０：ダイオード部。 第１図 第２図
導通ＧＴＯサイリスタの断面図、第３図は第１図に示す
逆導通ＧＴＯサイリスタの順方向耐圧および分＃領域高
抵抗部の抵抗と高抵抗部の厚さｄ−（ａ＋ｂ）との関係
線図である。 ｌ：シリコン基板、２：溝部、５：高抵抗部、ｔｏ：ｃ
’ｒｏサイリスタ部、２０：ダイオード部。 第１図 第２図
Claims (1)
- １）交互に異なる導電形を有する隣接する４層からなる
ゲートターンオフサイリスタ部と、その内側の２層の間
の接合の延長面を挟む異なる導電形の２層からなるダイ
オード部とを備えたものにおいて、ダイオード部の一層
のゲートターンオフサイリスタ部に近接する領域に表面
から溝部が形成され、該溝部が前記のダイオードの一層
と異なる導電形の層に囲まれたことを特徴とする逆導通
ゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146299A JPS627162A (ja) | 1985-07-03 | 1985-07-03 | 逆導通ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146299A JPS627162A (ja) | 1985-07-03 | 1985-07-03 | 逆導通ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627162A true JPS627162A (ja) | 1987-01-14 |
Family
ID=15404536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146299A Pending JPS627162A (ja) | 1985-07-03 | 1985-07-03 | 逆導通ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287457U (ja) * | 1985-11-19 | 1987-06-04 |
-
1985
- 1985-07-03 JP JP60146299A patent/JPS627162A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6287457U (ja) * | 1985-11-19 | 1987-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321295A (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| US5561077A (en) | Dielectric element isolated semiconductor device and a method of manufacturing the same | |
| US4686551A (en) | MOS transistor | |
| US4697201A (en) | Power MOS FET with decreased resistance in the conducting state | |
| GB2087649A (en) | Semiconductor switching devices | |
| US5099300A (en) | Gated base controlled thyristor | |
| JPS62131580A (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| US4388635A (en) | High breakdown voltage semiconductor device | |
| JPS63224260A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US3914781A (en) | Gate controlled rectifier | |
| JPS627162A (ja) | 逆導通ゲ−トタ−ンオフサイリスタ | |
| US5281832A (en) | Bidirectional two-terminal thyristor | |
| US6521919B2 (en) | Semiconductor device of reduced thermal resistance and increased operating area | |
| JPS61232671A (ja) | 逆導通ｇｔｏサイリスタ | |
| US5010384A (en) | Gate turn-off thyristor with resistance layers | |
| JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
| JPS62283669A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP3163674B2 (ja) | 浮遊電流の少ない高電圧半導体素子 | |
| JP2883779B2 (ja) | 半導体装置 | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| JPH0680817B2 (ja) | 半導体装置 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ |