JPS6272045A - 記憶保護キ−制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶保護キー制御装置に関し、特にパイプライ
ン制御を行う情報処理システムにおいてプログラム状態
語の変更に伴う記ｊｒ２保護キー変更の制御を行う記憶
保護キー制御＝２に関する。

〔従来の技術〕

従来、この種の記憶保護キー制御装置は、プログラム状
態語の変更に伴い実行プログラムの参照情報への続出し
、格納および実行に関する許可または禁止を表示する記
憶保護キーを変更するときには、プログラム状態語内の
に新たな記憶保護キーが確定するのを待ってからプログ
ラム状態語より記憶保護キーを伝達手段を介してオペラ
ンド取出し回路に伝達するという制１１１１を行ってい
た。

〔発明が解決しようとする問題点〕

上述した従来の記憶保護キー制御装置は、プログラム状
態語の変更に伴って記憶保護キーを変更するときには新
たな記憶保護キーがパイプラインの最下段に存在するプ
ログラム状態語に伝達されて確定するまで待ってから記
憶保護キーをオペランド取出し回路に伝達していたので
、記憶保護キーの変更に多くの時間を要し、パイプライ
ン制ｔＩＩｌを行う情報処理システムの性能を低下させ
るという欠点がある。

本発明の目的は、プログラム状態語の確定を待つことな
しに新たな記憶保護キーをオペランド取出し回路に伝達
することができるようにした記憶保護キー制御装置を提
供することにある。

〔問題点を解決するための手段〕

本発明の記憶保護キー制御装置は、パイプライン制御を
行う情報処理システムの記憶保護キー制ｉ１１装置にお
いて、命令の順序の制御および実行中のプログラムに関
連したシステム状況を保持し表示するプログラム状態語
と、演算実行結果を保持するレジスタと、前記プログラ
ム状態語より実行プログラムの参照情報への読出し、格
納および実行に関する許可または禁止の情ｆｉｔである
記憶保護キーを伝達する第１の伝達手段と、前記演算実
行結果を保持するレジスタより前記記憶保護キーと同様
の記憶保護キーを伝達する第２の伝達手段と、前記プロ
グラム状態語の変更に伴う前記記憶保護キーの変更時に
新たなプログラム状態語の確定するまでは前記第２の伝
達手段より伝達された前記記憶保護キーを選択しそれ以
外のときには前記第１の伝達手段より伝達された前記記
憶保護キーを選択してオペランド取出し回路に供給する
選択手段とを有する。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

図は本発明の記憶保護キー制御装置の一実施例を示すブ
ロック図である０本実施例の記憶保護キー制御装置は、
命令語１と、命令解読回路２と、アドレス生成回路３と
、オペランド取出し回路４と、記憶装置５と、装置保護
キー６と、演算レジスタ７と、プログラム状態語８と、
プログラム状態語８より記憶保護キーを伝達する第１の
伝達手段９と、演算レジスタ７より記憶保護キーを伝達
する第２の伝達手段１０と、選択回路１１とから構成さ
れている。

命令語解読回路２は、命令語ｌの情報を受けて命令の解
読を行う回路である。

アドレス生成回路３は、命令語解読回路２で解読された
命令語ｌの情報を基に演算実行に必要な情報の記憶装置
５内の実アドレスを算出する回路である。

記憶装置５は、命令およびデータが格納されている回路
であってソフトウェアにより複数に区分されて制御され
ており、３２ビツトからなる実アドレスによりアクセス
される。

装置保護キー６は、記憶装置５のソフトウェアにより複
数に区分された１区分に対して１つずつ存在し、その区
分への実行プログラムの参照情報の読出し、格納および
実行に関する許可または禁止を表示するものであり、３
ビツトよりなる。

プログラム状態語８は、命令の順序の制御および現在実
行中のプログラムに関連したシステム状況を保持し表示
するものであり、６４ビツトより構成され、第１３ビツ
トから第１５ビー／　）の３ビツトに実行プログラムの
参照情報の読出し、格納および実行に関する許可または
禁止を表す記憶保護キーが格納されている。

第１の伝達手段９は、プログラム状態語８内の実行プロ
グラムの参照情報への読出し、格納および実行に関する
許可または禁止を表す情報である記憶保護キーを選択装
置１１に伝達する手段である。

第２の伝達手段１０は、プログラム状態語８が変更され
る命令が実行され、その実行結果として得られた新たな
プログラム状態語を演算レジスタ７が保持しているとき
に、新たな記憶保護キーを演算レジスタ７より選択装置
１１に伝達する手段である。

選択回路１１は、通常、プログラム状ｆ虚語Ｂから第１
の伝達手段９を介して伝達された記憶保護キーを選択し
てオペランド取出し回路４に供給するが、プログラム状
態語８が変更される命令が実行されその実行結果として
得られた新たなプログラム状態語を演算レジスタ７が保
持しているときには、演算レジスタ７から第２の伝達手
段１０を介して伝達された記憶保護キーを選択してオペ
ランド取出し回路４に供給する回路である。

オペランド取出し回路４は、アドレス生成回路３で生成
された実アドレスと選択回路１１により選択された記憶
保護キーとを用いて記憶装置５にアクセスを行う回路で
ある。このアクセスを行う際には、供給された記憶保護
キーと装置保護キー６との大小を比較し、記憶保護キー
が装置保護キー６より小さいか等しければオペランドの
取出しを行い演算レジスタ７にオペランドの供給を行う
が、記憶保護キーが装置保護キー６より大きければオペ
ランドの取出しが禁止されるためにオペランド取出しの
例外を検出して処理を終了する。

演算レジスタ７は、オペランド取出し回路４の動作によ
り記憶装置５からオペランドが供給されて演算が実行さ
れる際に用いられるレジスタである。

次に、このように構成された本実施例の記ｔ９保護キー
制御装五の動作について具体的な値を用いて詳細に説明
する。

今、プログラム状態語８が１６進数の“１ＦＦ８１００
０００１１２０００″　（“は１６進数を表す。以下同
様）という情報を保持し、命令語ｌがプログラム状態語
８を変更する命令である”９２１０２０００”を供給さ
れ、装置保護キー６が全区分とも２ａ数の“００１“、
２．（“　°、２．は２進数を表す。以下同様）である
場合について考える。

命令語ｌの“９２１０２０００”が命令語解読回路２に
より解読され、アドレス生成回路３にアドレス生成に必
要な命令語１の第１２ビツトから第３１ピントの“０２
０００″の情報が供給される。アドレス生成回路３は、
命令語解読回路２より供給されたアドレス生成に必要な
命令語ｌの第１２ビツトから第３１ビツトの“０２００
０″の情報から実アドレス“１）０１２００００″を生
成する。

選択回路１１は、プログラム状態語８から第１の伝達手
段９を介して伝達された記憶保護キーを選択する状態に
あり、プログラム状態語８“９２１０２０００″内の第
１３ビツトから第１５ビツトの“０００”　＋ｎを記憶
保護キーとする。

オペランド取出し回路４は、選択回路１１により供給さ
れた記憶保護キー”　ｏｏｏ”（２，とアドレス生成回
路３より供給された実アドレス“００１２００００”と
を用いて記憶装置５にアクセスする。このとき、記憶保
護キーは“０００″ｔｅｌ　であり装置保護キー６は”
００１″、）であるから記憶保護キーの方が装置保護キ
ー６より小さく実行プログラムの参照情報への読出し、
格納および実行は許可されるので、オペランド取出し回
路４はオペランドの取出しを正常に行うことができ、演
算レジスタ７に記憶装置５の実アドレス”　００１２０
０００’から８バイトに格納されている“ｌＦＦ９１０
００００１１３０００”が供給される。

演算レジスタ７は、この”　１ＦＦ９１０００００１１
３０００’のデータを得て、これを新たなプログラム状
態語としてプログラム状態語８に格納する動作を開始す
る。このとき同時に、第２の伝達手段１０も動作し、演
算レジスタ７の保持する新たなプログラム状態語の第１
３ビツトから第１５ビツトの“００１”ｔｆ）を選択回
路１１に伝達する。

選択回路１１は、第２の伝達手段ｌＯより伝達される記
憶保護キー“００１“、２．を選択し、オペランド取出
し回路４にこの新たな記憶保護キー゛００１“１２１を
供給する。したがって、この時点で次命令の命令取出し
が可能となる。

次命令の命令取出しが可能となった後、新たなプログラ
ム状態語がプログラム状態語８に確定する。このプログ
ラム状態語８の確定後は、選択回路１１は第１の伝達手
段９より伝達された記憶保護キーを選択するようになり
、プログラム状態語８からの記憶保護キーに基づいて記
憶装置５の記憶保護が行われる通常の制御状態に復帰す
る。

〔発明の効果〕

以上説明したように本発明は、演算実行結果を保持する
レジスタより実行プログラムの参ｌＩｑ情報ヘの読出し
、格納および実行に関する許可または禁止の情報である
記ｉｌｌ保護キーを伝達する第２の伝達手段を設けるこ
とにより、プログラム状態語の変更に伴い記憶保護キー
を変更するときにプログラム状態語に記憶保護キーが確
定しなくても演算実行結果を保持するレジスタに記憶保
護キーが確定したならば新たな記憶保護キーを伝達する
ことが可能となり、パイプライン制御を行う情報処理ノ
ステムの性能を向上させることができるという効果があ
る。

【図面の簡単な説明】

図は本発明の一実施例を示す記憶保護キー制御Ｗｉｌｔ
のブロック図である。 図において、 ■・・・命令語、 ２・・・命令語解読回路、 ３・・・アドレス生成回路、 ４・・・オペランド取出し回路、 ５・・・記憶装置、 ６・・・装置保護キー、 ７・・・演算レジスタ、 ８・・・プログラム状態語、 ９・・・第１の伝達手段、 １０・・・第２の伝達手段、 １１・・・選択回路である。

Claims (1)

1. 【特許請求の範囲】 パイプライン制御を行う情報処理システムの記憶保護キ
   ー制御装置において、 命令の順序の制御および実行中のプログラムに関連した
   システム状況を保持し表示するプログラム状態語と、 演算実行結果を保持するレジスタと、 前記プログラム状態語より実行プログラムの参照情報へ
   の読出し、格納および実行に関する許可または禁止の情
   報である記憶保護キーを伝達する第１の伝達手段と、 前記演算実行結果を保持するレジスタより前記記憶保護
   キーと同様の記憶保護キーを伝達する第２の伝達手段と
   、 前記プログラム状態語の変更に伴う前記記憶保護キーの
   変更時に新たなプログラム状態語の確定するまでは前記
   第２の伝達手段より伝達された前記記憶保護キーを選択
   しそれ以外のときには前記第１の伝達手段より伝達され
   た前記記憶保護キーを選択してオペランド取出し回路に
   供給する選択手段と、 を有することを特徴とする記憶保護キー制御装置。