JPS627227A - 多値識別回路 - Google Patents
多値識別回路Info
- Publication number
- JPS627227A JPS627227A JP60146155A JP14615585A JPS627227A JP S627227 A JPS627227 A JP S627227A JP 60146155 A JP60146155 A JP 60146155A JP 14615585 A JP14615585 A JP 14615585A JP S627227 A JPS627227 A JP S627227A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- drift
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多値振幅変調を行うディジタル通信方式にお
いて用いられる多値識別回路に関するものである。
いて用いられる多値識別回路に関するものである。
多値変調方式において多値振幅信号を正しく識別、再生
する為には、職別回路への入力レベルは常に正しく所定
の範囲に保たれる必要がある。その為従来より、Ｒ別器
の出力信号をその前段に設けた直流増幅器に帰還するこ
とにより入力信号の振幅及び直流電圧を自動的に最適に
保つ構成が提案され、例えば特願昭５ｒ−ｉ♂／≠り号
に記載されている。この従来の識別回路の構成を第２図
（Ｃ示す。／／は多値（２値）信号入力端子、／２は直
流増幅器、／３はＡ／Ｄ変換器、２／、、２２は低域通
過フィルタ、２３はドリフト補償信号、２≠は利得制御
信号、／ＩＡＩは排他的論理和回路である。
する為には、職別回路への入力レベルは常に正しく所定
の範囲に保たれる必要がある。その為従来より、Ｒ別器
の出力信号をその前段に設けた直流増幅器に帰還するこ
とにより入力信号の振幅及び直流電圧を自動的に最適に
保つ構成が提案され、例えば特願昭５ｒ−ｉ♂／≠り号
に記載されている。この従来の識別回路の構成を第２図
（Ｃ示す。／／は多値（２値）信号入力端子、／２は直
流増幅器、／３はＡ／Ｄ変換器、２／、、２２は低域通
過フィルタ、２３はドリフト補償信号、２≠は利得制御
信号、／ＩＡＩは排他的論理和回路である。
ドリフト補償信号−３はＡ／’Ｄ変換器／３の出力の上
位第（Ｎ＋１）ビット目を用いる。例えばど値（Ｎ＝３
）信号入力時における入力信号とＡ／Ｄ変換器出力の
関係を第３図に示す。ここでは入力多値信号の信号量電
圧をｊｄ、Ａ／Ｄ変換器出力を上位ビットから順にＢ、
・Ｂｔ・・・と表わした。Ｂ４が入力電圧と識別電圧と
の誤差を示しておシ、入力電圧の方が小さい時は１θ”
となる。第３図から明らかなように極性を示す誤差信号
Ｂ、を直流増幅器／２に帰還することにより、直流ドリ
フト補償を実施することが可能である。すなわち、入力
信号に正のドリフトがあるとＢ≠は１１“ を出力する
ためＢ４／ｌを前段の増幅器／ＪＶｃ負帰還することに
より、増幅器出力は負側に制御されドリフトが解消され
る。負のドリフトがある場合も同様である。極性を示す
誤差信号部を帰還信号とした場合の、入力信号の直流ド
リフト量と制御電圧値との関係の計算結果を第≠図に示
す。横軸は第３図にも示したように入力電圧と識別電圧
の差異であシ、縦軸は増幅器ｌλに帰還されるドリフト
補償信号２３の電圧である。第弘図よシ明らかなように
ループの安定点はドリフト量Ｕｄ＝ ２ ｎｄ （ｎ＝
０゜±ｂ±２・・・）の点であシ複数個存在する。この
うち正常な引込み点は原点（ｎ＝Ｏ）のみであシ、その
他はいわゆる擬似引込みである。この場合正常な直流レ
ベルからずれた状態でもループが安定してしまう為、符
号誤シを発生し続けてしまう。
位第（Ｎ＋１）ビット目を用いる。例えばど値（Ｎ＝３
）信号入力時における入力信号とＡ／Ｄ変換器出力の
関係を第３図に示す。ここでは入力多値信号の信号量電
圧をｊｄ、Ａ／Ｄ変換器出力を上位ビットから順にＢ、
・Ｂｔ・・・と表わした。Ｂ４が入力電圧と識別電圧と
の誤差を示しておシ、入力電圧の方が小さい時は１θ”
となる。第３図から明らかなように極性を示す誤差信号
Ｂ、を直流増幅器／２に帰還することにより、直流ドリ
フト補償を実施することが可能である。すなわち、入力
信号に正のドリフトがあるとＢ≠は１１“ を出力する
ためＢ４／ｌを前段の増幅器／ＪＶｃ負帰還することに
より、増幅器出力は負側に制御されドリフトが解消され
る。負のドリフトがある場合も同様である。極性を示す
誤差信号部を帰還信号とした場合の、入力信号の直流ド
リフト量と制御電圧値との関係の計算結果を第≠図に示
す。横軸は第３図にも示したように入力電圧と識別電圧
の差異であシ、縦軸は増幅器ｌλに帰還されるドリフト
補償信号２３の電圧である。第弘図よシ明らかなように
ループの安定点はドリフト量Ｕｄ＝ ２ ｎｄ （ｎ＝
０゜±ｂ±２・・・）の点であシ複数個存在する。この
うち正常な引込み点は原点（ｎ＝Ｏ）のみであシ、その
他はいわゆる擬似引込みである。この場合正常な直流レ
ベルからずれた状態でもループが安定してしまう為、符
号誤シを発生し続けてしまう。
その為、このような擬似引込みに対する対策を施した回
路構成が既に特願昭！ター３７１０ｔ、特願昭ｊター２
／ｊｔ７りで提案されている。
路構成が既に特願昭！ター３７１０ｔ、特願昭ｊター２
／ｊｔ７りで提案されている。
前者は擬似引込みに陥った後に、制御信号を誤差信号か
ら識別信号（例えば第７ビツト）に切替える形式であフ
、後者はＡ／Ｄ変換器の下位ビット出力を再びＤ／Ａ変
換した信号を制御信号とすることにより擬似引込みに陥
シにくくする構成である。
ら識別信号（例えば第７ビツト）に切替える形式であフ
、後者はＡ／Ｄ変換器の下位ビット出力を再びＤ／Ａ変
換した信号を制御信号とすることにより擬似引込みに陥
シにくくする構成である。
前者は擬似引込み後に制御信号を切替えることから回線
の瞬断を発生し、後者は回路が複雑になるという欠点が
あり之。
の瞬断を発生し、後者は回路が複雑になるという欠点が
あり之。
本発明の目的は、擬似引込みに陥シに〈＜、かつ一旦陥
っても早急な復帰が可能であシ、しかも更に回路構成の
簡易な多値識別回路を提供することにある。
っても早急な復帰が可能であシ、しかも更に回路構成の
簡易な多値識別回路を提供することにある。
本発明は、２Ｍ値の多値入力に対して、Ａ／Ｄ変換器出
力の第（Ｎ＋１）ビット目で表わされる符号量干渉の極
性を示す誤差信号を、Ａ／Ｄ変換器出力の第（Ｎ＋１）
ビット目と第（Ｎ−＋ｌ）ビット目の排他的論理和をと
ることにＢ生成できる符号量干渉の量を示す誤差信号を
クロック入力とするクリップ７０ツブを介してドリフト
補償信号とし、増幅器に帰還することを最も主要な特徴
とする。
力の第（Ｎ＋１）ビット目で表わされる符号量干渉の極
性を示す誤差信号を、Ａ／Ｄ変換器出力の第（Ｎ＋１）
ビット目と第（Ｎ−＋ｌ）ビット目の排他的論理和をと
ることにＢ生成できる符号量干渉の量を示す誤差信号を
クロック入力とするクリップ７０ツブを介してドリフト
補償信号とし、増幅器に帰還することを最も主要な特徴
とする。
このように誤差信号を、入力信号のドリフト量の大小に
応じて選択することにより、擬似引込みに陥いりにくく
なるという特徴がある。
応じて選択することにより、擬似引込みに陥いりにくく
なるという特徴がある。
第１図は、入力信号がコ値信号の場合における本発明の
一実施例を説明する図であって、ｌグは排他的論理和回
路、３／はフリップフロップ回路、３／ｌはその出力で
あり、第２図と同一の回路は同一の番号で表わした。第
３図からもわかるように、第３図の入力信号レベル欄の
・で表わされる識別電圧を基準としてドリフト量が十−
以内の範囲では第（Ｎ＋１）ビット（第３図ではＢ≠）
と第（Ｎ＋、２）ビット（第３図ではＢＪ’）の符号は
常に異なることからその排他的論理和出力は０１１とな
シ、±−を越えるとｌＯＩとなる。これを利用して、７
リツプフロツプ３１において、第（Ｎ＋１）ビットを入
力データ、第（Ｎ＋ハビットと第（Ｎ＋コ）ビットの排
他的論理和出力を入力クロックとすることによ）、フリ
ップフロップの出力Ｊ／／は。
一実施例を説明する図であって、ｌグは排他的論理和回
路、３／はフリップフロップ回路、３／ｌはその出力で
あり、第２図と同一の回路は同一の番号で表わした。第
３図からもわかるように、第３図の入力信号レベル欄の
・で表わされる識別電圧を基準としてドリフト量が十−
以内の範囲では第（Ｎ＋１）ビット（第３図ではＢ≠）
と第（Ｎ＋、２）ビット（第３図ではＢＪ’）の符号は
常に異なることからその排他的論理和出力は０１１とな
シ、±−を越えるとｌＯＩとなる。これを利用して、７
リツプフロツプ３１において、第（Ｎ＋１）ビットを入
力データ、第（Ｎ＋ハビットと第（Ｎ＋コ）ビットの排
他的論理和出力を入力クロックとすることによ）、フリ
ップフロップの出力Ｊ／／は。
ドリフト量が士−以下の場合は、第（Ｎ＋１）ピ動作を
続けると隣の識別値に擬似引込みを起こすおそれがでて
くるため、ドリフト量が士−を越えると、直前の値をホ
ールドし、補償動作をとめる。
続けると隣の識別値に擬似引込みを起こすおそれがでて
くるため、ドリフト量が士−を越えると、直前の値をホ
ールドし、補償動作をとめる。
このような回路構成とすることにより、ドリフト量が実
際には士−を越えていてもフリップフロラプ出力はホー
ルドされる為に、常に第（Ｎ十１）ビットを制御信号と
する構成に比べて擬似引込みに陥シにくくなる。
際には士−を越えていてもフリップフロラプ出力はホー
ルドされる為に、常に第（Ｎ十１）ビットを制御信号と
する構成に比べて擬似引込みに陥シにくくなる。
以上説明し念ように、符号量干渉量を示す誤差信号を入
力信号のドリフト量の大きさに応じて選択してドリフト
補償信号とすることにより、識別器が擬似引込みに陥〕
にくくすることができる。
力信号のドリフト量の大きさに応じて選択してドリフト
補償信号とすることにより、識別器が擬似引込みに陥〕
にくくすることができる。
本識別器によれば、信号の多値化に併い入力信号の直流
ドリフトに起因する固定劣化が著しく大きくなる乙４ｔ
ＱＡＭ −？ ２ Ｊ”乙ＱＡＭ変復調方式において、
変復調装置の固定劣化を大幅に低減し良好な伝送品質を
実現できる利点がある。
ドリフトに起因する固定劣化が著しく大きくなる乙４ｔ
ＱＡＭ −？ ２ Ｊ”乙ＱＡＭ変復調方式において、
変復調装置の固定劣化を大幅に低減し良好な伝送品質を
実現できる利点がある。
第１図はｌ値信号入力時の本発明の一実施例を示す図、
第２図は従来の帰還型多値識別回路の構成を示す図、第
３図はｇ値信号入力をＡ／Ｄ変換器によりａ別した時の
入出力の関係を示す図、第≠図は誤差信号を帰還した場
合の入力信号のドリフト量と制御電圧の関係を示す図で
ある。 ／／・・・多値信号入力端子、１２・・・直流増幅器、
／３・・・Ａ／Ｄ変換器、／ＩＡ・・・排他的論理和回
路。 ２／、２２・・・低域通過フィルタ、２３・・・ドリフ
ト補償信号、！≠・・・利得制御信号、３１・・・Ｄ型
フリッグフロップ、３／／・・・フリップフロップ出力
信号。
第２図は従来の帰還型多値識別回路の構成を示す図、第
３図はｇ値信号入力をＡ／Ｄ変換器によりａ別した時の
入出力の関係を示す図、第≠図は誤差信号を帰還した場
合の入力信号のドリフト量と制御電圧の関係を示す図で
ある。 ／／・・・多値信号入力端子、１２・・・直流増幅器、
／３・・・Ａ／Ｄ変換器、／ＩＡ・・・排他的論理和回
路。 ２／、２２・・・低域通過フィルタ、２３・・・ドリフ
ト補償信号、！≠・・・利得制御信号、３１・・・Ｄ型
フリッグフロップ、３／／・・・フリップフロップ出力
信号。
Claims (1)
- ２＾Ｎ値の多値振幅信号を識別する多値識別回路におい
て、入力多値信号を増幅するオフセット調節機能付直流
増幅器と、該増幅出力を識別して少なくとも（Ｎ＋２）
ビットで出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の第
（Ｎ＋１）ビット目と第（Ｎ＋２）ビット目の排他的論
理和をとる回路と、該論理和出力をクロック入力として
前記第（Ｎ＋１）ビット目をラッチするフリップフロッ
プと、該フリップフロップ出力を低域通過フィルタを介
して前記増幅器のオフセット調節部に帰還することによ
り入力信号のドリフトを低減することを特徴とする多値
識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146155A JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146155A JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627227A true JPS627227A (ja) | 1987-01-14 |
| JPH0611122B2 JPH0611122B2 (ja) | 1994-02-09 |
Family
ID=15401373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146155A Expired - Lifetime JPH0611122B2 (ja) | 1985-07-03 | 1985-07-03 | 多値識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611122B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301516A (ja) * | 1987-12-25 | 1989-12-05 | Titan Kogyo Kk | トンネル構造・六チタン酸カリウム繊維，その製造方法及びそれを含む複合材料 |
| US9647772B2 (en) | 2015-04-13 | 2017-05-09 | Fujitsu Limited | Signal decision circuit, optical receiver, and signal decision method |
-
1985
- 1985-07-03 JP JP60146155A patent/JPH0611122B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301516A (ja) * | 1987-12-25 | 1989-12-05 | Titan Kogyo Kk | トンネル構造・六チタン酸カリウム繊維，その製造方法及びそれを含む複合材料 |
| US9647772B2 (en) | 2015-04-13 | 2017-05-09 | Fujitsu Limited | Signal decision circuit, optical receiver, and signal decision method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611122B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420523B2 (ja) | ||
| JPH06177846A (ja) | ディジタルデータ語通信システム | |
| JPS62298255A (ja) | 識別装置 | |
| EP0157598B1 (en) | Device operable like an automatic level control circuit for decoding a multivalued signal | |
| US7415213B2 (en) | Optical receiver having transient compensation | |
| JPS637024A (ja) | 自動ドリフト制御回路 | |
| JPS627227A (ja) | 多値識別回路 | |
| JPS63167542A (ja) | 位相ロックループ | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| CN1115028C (zh) | 数据接收设备和解调电路 | |
| JPS61239755A (ja) | デイジタル信号伝送システム | |
| JPH11168335A (ja) | 利得制御機能付受信装置 | |
| US6192091B1 (en) | Circuit for reproducing a clock from a multilevel QAM signal | |
| JPS59144218A (ja) | 多値識別器 | |
| JPS6248839A (ja) | 光受信回路 | |
| US20260088820A1 (en) | Isolator | |
| US20230125872A1 (en) | Digital clock and data recovery circuit and feedback loop circuit including the same | |
| US7136597B2 (en) | Decision system for modulated electrical signals | |
| JPS63119331A (ja) | 多値識別方式 | |
| JPS6272227A (ja) | 自動利得制御回路 | |
| JPH025609A (ja) | 光伝送におけるパルス幅歪補正回路 | |
| JPS6344370A (ja) | デジタルデ−タ生成装置 | |
| JPH01222532A (ja) | タイミング回路 | |
| JPS613551A (ja) | 誤り可能性デ−タ生成回路 | |
| JPS61206349A (ja) | デイジタル信号の受信装置に使用する方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |