JPS6273767A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6273767A JPS6273767A JP60215317A JP21531785A JPS6273767A JP S6273767 A JPS6273767 A JP S6273767A JP 60215317 A JP60215317 A JP 60215317A JP 21531785 A JP21531785 A JP 21531785A JP S6273767 A JPS6273767 A JP S6273767A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- polycrystalline silicon
- base
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野゛１
本発明は半導体装置に関し、特に、不純物の添加された
多結晶シリコンを介して形成されたバイポーラトランジ
スタのエミッタを有する半導体装置における多結晶シリ
コンの表面の構造に関するものである。
多結晶シリコンを介して形成されたバイポーラトランジ
スタのエミッタを有する半導体装置における多結晶シリ
コンの表面の構造に関するものである。
第３図は従来技術の１−ランジスタ構造を示す断面図で
ある。第３図において１はＰ型のシ１１コン基板、２は
Ｎ型埋込層、３はＮ型エピタキシャル層であり、トラン
ジスタのコレクタ層である。４がベース層、５がエミツ
タ層、６が多結晶シリコン層、８がベース電極開化部、
９がエミッタ電極開孔部、１０かコレクタ電（支）開化
部、１１はベース、エミッタ、コレクタ部の電極金属、
１２は選択酸化法で形成された熱酸化膜、１３は気相成
長によって形成されたシリコン酸化膜である。
ある。第３図において１はＰ型のシ１１コン基板、２は
Ｎ型埋込層、３はＮ型エピタキシャル層であり、トラン
ジスタのコレクタ層である。４がベース層、５がエミツ
タ層、６が多結晶シリコン層、８がベース電極開化部、
９がエミッタ電極開孔部、１０かコレクタ電（支）開化
部、１１はベース、エミッタ、コレクタ部の電極金属、
１２は選択酸化法で形成された熱酸化膜、１３は気相成
長によって形成されたシリコン酸化膜である。
トランジスタの各部より電極を引き出すたゾ） ？ｉ’
ｌｎ来は、不純物を添加した多結晶シリコンよりベース
層中へ不純物を拡散させてエミッタを形成した後、直ち
に該多結晶シリコン層を含むトランジスタ部全域と周辺
の選択酸化膜」−に気相成長によるシリコン酸化膜を被
着ぜしめた後、各電極危属を形成する位置に写真食刻技
術を用いて各部の１７Ｍ１’［。
ｌｎ来は、不純物を添加した多結晶シリコンよりベース
層中へ不純物を拡散させてエミッタを形成した後、直ち
に該多結晶シリコン層を含むトランジスタ部全域と周辺
の選択酸化膜」−に気相成長によるシリコン酸化膜を被
着ぜしめた後、各電極危属を形成する位置に写真食刻技
術を用いて各部の１７Ｍ１’［。
領域を設けていたか５トランジスタの性能を向上させる
ため微細化の要求はとどまるところを知らず、第３図に
示した多結晶シリコン端部とヘース開花部の端部の距離
１４も短・くせざるを得ない１に況にある。
ため微細化の要求はとどまるところを知らず、第３図に
示した多結晶シリコン端部とヘース開花部の端部の距離
１４も短・くせざるを得ない１に況にある。
従来はト述した様な状況下で各部の開孔部を形成するた
め、フォトレジスト処理中の位置合せのＭ（差によりベ
ース開孔部がエミッタ多結晶ンリコン端部へ近−）きす
き、十分その距離を保てなくなる場合が生じＣいた。そ
の結果、第４図で示した如く、ベース電極開化部をエツ
チングする際、エミッタ多結晶シリコンの端部が露出し
、電極歌属を被着形成せしめｔ２時、エミッタとベース
間が短絡してしまう欠点があった。
め、フォトレジスト処理中の位置合せのＭ（差によりベ
ース開孔部がエミッタ多結晶ンリコン端部へ近−）きす
き、十分その距離を保てなくなる場合が生じＣいた。そ
の結果、第４図で示した如く、ベース電極開化部をエツ
チングする際、エミッタ多結晶シリコンの端部が露出し
、電極歌属を被着形成せしめｔ２時、エミッタとベース
間が短絡してしまう欠点があった。
本発明は上述した従来の欠点を除去し、不純物か添加さ
れた多結晶シリコンを介してエミッタを形成する１ヘラ
ンジスタにおいて、各電極開化部のフ−ｔ ！−レジス
ト位置の位置ずれによって生じるエミッターベース間の
短絡を防止することができ、安定（１′：微ｍｌ化され
ｒ１半導体装置が得られ、がっオーハーニ・ソチンクに
よるエミッタ開孔部の構法がりを最小限に抑えることが
出来、それらにょ−）てエミッタ、ベース間σ）距離を
設計値通りに保つ事か出来る゛ｔ′、導体裟置を装洪寒
−ることを１」的とする。
れた多結晶シリコンを介してエミッタを形成する１ヘラ
ンジスタにおいて、各電極開化部のフ−ｔ ！−レジス
ト位置の位置ずれによって生じるエミッターベース間の
短絡を防止することができ、安定（１′：微ｍｌ化され
ｒ１半導体装置が得られ、がっオーハーニ・ソチンクに
よるエミッタ開孔部の構法がりを最小限に抑えることが
出来、それらにょ−）てエミッタ、ベース間σ）距離を
設計値通りに保つ事か出来る゛ｔ′、導体裟置を装洪寒
−ることを１」的とする。
〔問題点を解決するための手段Ｊ
本発明の半導体装Ｃｆｆ ！シ、１・沌′ｊ１４と添加
した多結晶シリコシを介してｆＦ＝３成した上ミッタを
存するｆ導体装置におい−Ｃ１Ｃ１多結晶シン１２ｊの
−・部及び側面か熱酸１”ヒ、ＩＪ鈍によ−）で１皮覆
さハ、°ζいる構造とするにとにより構成されている。
した多結晶シリコシを介してｆＦ＝３成した上ミッタを
存するｆ導体装置におい−Ｃ１Ｃ１多結晶シン１２ｊの
−・部及び側面か熱酸１”ヒ、ＩＪ鈍によ−）で１皮覆
さハ、°ζいる構造とするにとにより構成されている。
ｒ実施例１
次６．ン１〈発明（５，：′ジいて図面を参照し、て説
明する。
明する。
第１図は本発明の一実施例））断面ｉ−Ａである４、な
Ｉ５第１図に示す番号は従来例と同一部分は同一 番号
としｔ二。
Ｉ５第１図に示す番号は従来例と同一部分は同一 番号
としｔ二。
第１図に示すように、本発明の−・実施例の２［′導体
装置は、不純物を添加した多結晶シリコン６を介して形
成し、たエミッタ５を有する１へ導体装置において、多
結晶シリコシ（′）の表面の一部及び側面か熱酸化膜７
によって被覆されている構造を有している。
装置は、不純物を添加した多結晶シリコン６を介して形
成し、たエミッタ５を有する１へ導体装置において、多
結晶シリコシ（′）の表面の一部及び側面か熱酸化膜７
によって被覆されている構造を有している。
第２図（ａ）〜、（Ｃ）は第１図に示した本発明の一実
施例の製造方法を説明するために工程順に示（−／ご１
１斤面図で、らる。
施例の製造方法を説明するために工程順に示（−／ご１
１斤面図で、らる。
まず、第２図（ａ）に示すように、Ｐ型シリコン基板１
にＮ型埋込層２を設は選択酸化法によってトランジスタ
形成領域外を厚い熱酸ｆヒシリコン膜を形成する。次い
て”ｌ−ランジスタを形成・Ｊ−る選択酸ｆヒにより形
「現した酸化シリコン膜て′１Ｈ１−た領域の一部にベ
ース層・１をホウ素のイオン注入技術等によって形成し
た後、エミッタ形成、予定位置の薄い酸化シリコン膜１
２８に開孔し、開化部を含む表面に多結晶ンリコン層を
被着し、エミッタ不純物をイオン注入し、次いで熱処理
し、Ｔ′−ミッタ層５を形成する、しがイ）綴多結晶シ
リコン層をバタヘン化しその」一部を念み周辺の薄い酸
イじシリコン膜の一部をエミッタ不純物が添加されプこ
多結晶シリコン膜６で被覆する、なお、ここて多結晶ン
１．ノコン層は、予めエミッタ不純ゎＪがイ（た加され
／こものて、？）っζら、不純物を添加しない状態で波
谷ｉＳ ＋ｉ！、 Ｌ ｉＨのち 選択拡散技術又は・
イオン注入技術によって後かち導入し７ノ、二も（、′
）て、？）−）でも良い。この状！ぶよではｂＹ来（７
）方法と金・く同しグロセスて゛製造することかできる
。
にＮ型埋込層２を設は選択酸化法によってトランジスタ
形成領域外を厚い熱酸ｆヒシリコン膜を形成する。次い
て”ｌ−ランジスタを形成・Ｊ−る選択酸ｆヒにより形
「現した酸化シリコン膜て′１Ｈ１−た領域の一部にベ
ース層・１をホウ素のイオン注入技術等によって形成し
た後、エミッタ形成、予定位置の薄い酸化シリコン膜１
２８に開孔し、開化部を含む表面に多結晶ンリコン層を
被着し、エミッタ不純物をイオン注入し、次いで熱処理
し、Ｔ′−ミッタ層５を形成する、しがイ）綴多結晶シ
リコン層をバタヘン化しその」一部を念み周辺の薄い酸
イじシリコン膜の一部をエミッタ不純物が添加されプこ
多結晶シリコン膜６で被覆する、なお、ここて多結晶ン
１．ノコン層は、予めエミッタ不純ゎＪがイ（た加され
／こものて、？）っζら、不純物を添加しない状態で波
谷ｉＳ ＋ｉ！、 Ｌ ｉＨのち 選択拡散技術又は・
イオン注入技術によって後かち導入し７ノ、二も（、′
）て、？）−）でも良い。この状！ぶよではｂＹ来（７
）方法と金・く同しグロセスて゛製造することかできる
。
次に、第２ｌ−４（ｂ）に示すように、熱酸１ヒに、Ｊ
：って多結晶シリ′Ｘ１ン６ｔノ）表面に熱酸１′ヒ膜
゛７を形成する。膜厚は次工程に続＜ｔｔｉ形成形成開
部１部・・、・チングする関係−ヒ、選択酸ｆヒにより
形成した醗イヒンリコン膜（２−（’囲Ｊれた薄い酸化
シリコン膜１２．１と同程度にすることが望ましい、次
に 第一２図（Ｃ〕）に示すよう（、二、Ｉｆ来例と同
様のＨ法で気相成長酸化シリコンｊ模１３を多結晶シリ
コンを含む全面に被着し１、ア、ミッタ、ベース、コレ
クタ電伸ｉ ３ｂ ｒｉｌのな’７）開化部９．８．Ｉ
Ｏ念′り。
：って多結晶シリ′Ｘ１ン６ｔノ）表面に熱酸１′ヒ膜
゛７を形成する。膜厚は次工程に続＜ｔｔｉ形成形成開
部１部・・、・チングする関係−ヒ、選択酸ｆヒにより
形成した醗イヒンリコン膜（２−（’囲Ｊれた薄い酸化
シリコン膜１２．１と同程度にすることが望ましい、次
に 第一２図（Ｃ〕）に示すよう（、二、Ｉｆ来例と同
様のＨ法で気相成長酸化シリコンｊ模１３を多結晶シリ
コンを含む全面に被着し１、ア、ミッタ、ベース、コレ
クタ電伸ｉ ３ｂ ｒｉｌのな’７）開化部９．８．Ｉ
Ｏ念′り。
真食刊技術によって形ｂ！２． Ｌ、、更に該開孔部と
周辺の酸化シリココ１．膜の一部を肴む様に１−で電極
金属を被着形成−・ｊ゛るごとにより完成する。ちぢろ
ん・シ層配線か必要な時は、そｊＩ、らに！＋Ｚ、要な
、ｒ１間絶縁ル１の被着、ｆΔ間ｉ、’！！賭孔、上層
余５．Ｅの波谷、パターン形成等を行えばそのまま応用
可濯て、Ｐ）す、本実施例でｊモｊ、 ’７．”、 、
、、−）←フ配課の４・′へｔｚ、Ｉｔ！！ ’＝’Ｃ
さｈもらのではない。
周辺の酸化シリココ１．膜の一部を肴む様に１−で電極
金属を被着形成−・ｊ゛るごとにより完成する。ちぢろ
ん・シ層配線か必要な時は、そｊＩ、らに！＋Ｚ、要な
、ｒ１間絶縁ル１の被着、ｆΔ間ｉ、’！！賭孔、上層
余５．Ｅの波谷、パターン形成等を行えばそのまま応用
可濯て、Ｐ）す、本実施例でｊモｊ、 ’７．”、 、
、、−）←フ配課の４・′へｔｚ、Ｉｔ！！ ’＝’Ｃ
さｈもらのではない。
以上説明したように本発明は、不純物の添加された多結
晶シリコンを介してエミッタを形成するトランジスタの
構造において多結晶シリコン表面に、ベース又はコレク
タ電極形成のための開孔部を設ける酸化シリコン膜と同
等の熱酸化シリコン膜を予め形成しておくことによって
、その工程以降に続く各電極開孔部のフォトし・シスト
位置の位置ずれによって生じるエミッタ、ベース間の短
絡を防止する事が出来、安定に微細化され半導体装置を
提供できる。更に又、該多結晶シリコンの酸化膜をベー
スやコレクタ電極のための開孔部膜厚とそろえる事が出
来るので、オーバーエツチングによるエミッタ開孔部の
構法がりを最小限に抑える事か出来、これも又、エミッ
タ、ベース間の距＾Ｗを設計値通りに保つ事が可能とな
る効果がありエミッタ、ベース間短絡防止に有効である
。
晶シリコンを介してエミッタを形成するトランジスタの
構造において多結晶シリコン表面に、ベース又はコレク
タ電極形成のための開孔部を設ける酸化シリコン膜と同
等の熱酸化シリコン膜を予め形成しておくことによって
、その工程以降に続く各電極開孔部のフォトし・シスト
位置の位置ずれによって生じるエミッタ、ベース間の短
絡を防止する事が出来、安定に微細化され半導体装置を
提供できる。更に又、該多結晶シリコンの酸化膜をベー
スやコレクタ電極のための開孔部膜厚とそろえる事が出
来るので、オーバーエツチングによるエミッタ開孔部の
構法がりを最小限に抑える事か出来、これも又、エミッ
タ、ベース間の距＾Ｗを設計値通りに保つ事が可能とな
る効果がありエミッタ、ベース間短絡防止に有効である
。
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
ｃ）は第１図に示す本発明の一実施例の製造方法を説明
するために工程順に示しｔコ断１ｆｉｉ ド１、第３図
は従来の半導体装置の一例の断面図、第、１図は従来例
の問題点を説明づるなめ力問題発つ１相（ｆ域の断面図
である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３
・Ｎ型エピタキシャル）７ＪＪ（コレクタ領域）、・１
ベース層、５・・・エミツタ層、６・・・多結晶５１
３２層、７・・・熱酸化膜、８・・・ベース電極用開孔
部、９ エミッタ取極用開孔部、１０・・コレクタ電
価用開往部、１】・・・電極金属、１２・・・酸化シリ
コン膜、１２ａ・・薄い酸化シリコ〉膜、１３・・・気
相成長酸化シリコン膜、１４・・・多結晶シリコ〕／′
層端どベー＝ス電極開孔部端の距離。 代理人 弁理士 内 原 、７ 、−ノ゛、７＋′７４ （，５，１ 竿／ 図 ＼・−，１ｎ６ＪＬＫ 第；；Ｔ ｄ
ｃ）は第１図に示す本発明の一実施例の製造方法を説明
するために工程順に示しｔコ断１ｆｉｉ ド１、第３図
は従来の半導体装置の一例の断面図、第、１図は従来例
の問題点を説明づるなめ力問題発つ１相（ｆ域の断面図
である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３
・Ｎ型エピタキシャル）７ＪＪ（コレクタ領域）、・１
ベース層、５・・・エミツタ層、６・・・多結晶５１
３２層、７・・・熱酸化膜、８・・・ベース電極用開孔
部、９ エミッタ取極用開孔部、１０・・コレクタ電
価用開往部、１】・・・電極金属、１２・・・酸化シリ
コン膜、１２ａ・・薄い酸化シリコ〉膜、１３・・・気
相成長酸化シリコン膜、１４・・・多結晶シリコ〕／′
層端どベー＝ス電極開孔部端の距離。 代理人 弁理士 内 原 、７ 、−ノ゛、７＋′７４ （，５，１ 竿／ 図 ＼・−，１ｎ６ＪＬＫ 第；；Ｔ ｄ
Claims (1)
- 不純物を添加した多結晶シリコンを介して形成したエミ
ッタを有する半導体装置において、多結晶シリコン表面
の一部及び側面が熱酸化膜によって被覆されている事を
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215317A JPS6273767A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215317A JPS6273767A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273767A true JPS6273767A (ja) | 1987-04-04 |
Family
ID=16670308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215317A Pending JPS6273767A (ja) | 1985-09-27 | 1985-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273767A (ja) |
-
1985
- 1985-09-27 JP JP60215317A patent/JPS6273767A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0521450A (ja) | 半導体装置及びその製造方法 | |
| JPS62291176A (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61204979A (ja) | 絶縁ゲート電界効果装置を製造する方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JP3316411B2 (ja) | 半導体集積回路装置 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPH012362A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPS6245174A (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 | |
| JPS63275177A (ja) | 半導体装置の製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPS6143476A (ja) | Ｍｏｓ形半導体装置およびその製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPS63199462A (ja) | 半導体装置の製造方法 |