JPS6275818A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電子回路一般に好辿するカレントミラー回路
に関する。

〔発明の技術的背景〕

従来、電子回路一般に使用されるカレントミラー回路と
して第３図乃至第５図に示すように構成されたものが知
られている。

すなわち、第１図は最も基本的なカレントミラー回路で
ある。これは使用するトランジスタＱｓ　　＝　Ｑｔの
特性が同じであれば、入力電流ＩＩＮおよび出力電流Ｉ
　ＯｕＴが等しくなるという性質を用いたものである。

このカレントミラ−回路の入力電圧は、トランジスタＱ
、のコレクタがトランジスタＱ１およびＱ、のベースに
接続されているので、そのベース・エミッタ間電圧ｖｓ
ｇに限定される。

また、第２図は入力電圧がＶＢＥよりも高いカレントミ
ラー回路である。これは第１図の構成に加えて、トラン
ジスタＱ１のコレクタと電源Ｖｏｃ間に抵抗Ｒと定電流
源（Ｉｏ　）を直列に挿入し、それらの中点に入力電流
ＩＮＮを与える構成とする。これによって入力電圧は（
■ＢＥ＋■。Ｒ）となるが、当然ナカラｖＢＥより低く
はし得ない。また、出力電流ＩｏａＴＴｒｉ１ｏとＩＩ
Ｎとの和になってしまう。

また、第３図は入力電圧がＶＢＥよりも低いカレントミ
ラー回路である。これは第２図の構成において抵抗Ｒの
挿入位置と入力電流ＩＩＮの印加位置を図示の如く変え
ることによシ、入力′電圧を（Ｖａｉｅ　　Ｉ。Ｒ）と
したものである。しかるに、この場合には、入力電圧を
ＶＢＥｉよシ高くはし侍ないと共に、出力租流工。ＵＴ
は工〇とエエＮとの和に々ってしまう。

〔背景技術の問題点〕

以上のように従来のカレントミラー回路は、入力箱、圧
をＶｓｇｆ含み該ＶＢＥより憂くあるいは低くし得るよ
うに任意の値にはし得ないので、適用範囲が制限されて
しまうという問題を有し２ていｆＣ８ 〔発明の目的〕 そこで、この発明は以上のような点に鑑みてなされたも
ので、入力電圧ケ任心、のイ０′１にし得るようにして
、適用範囲が制限されないように改良した極めて良好な
るカレントミラー回路を提供することを目的としている
。

〔発明の概要〕

すなわち、この発明によるカレントミラー回路は、互い
のコレクタが電流入力端および電流出力端とに対応して
接続されると共に互いのベース同士が接続され且つ互い
のエミッタが基準電位点に共通に接続された互いに同極
性の第１および第２のトランジスタと、この第ｌおよび
第２のトランジスタの共通ベースと前記基準電位点間に
接続されたレベルシフト素子と、前記第１および第２の
トランジスタの共通ベースと電源間にＣ列に接続された
第１の抵抗および第１の定電流源と、前記第１のトラン
ジスタのコレクタにベースが接続されると共にエミッタ
が前記第１の抵抗および第１の定電流源との接続点に接
続され、且つコレクタが前記基準電位点に接続されるも
ので、前記第１および第２のトランジスタとは異極性の
第３のトランジスタとを具備してなることを特徴として
いる。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

すなわち、第１図に示すように第１のトランジスタＱｌ
ｌはそのコレクタが電流入力に＋ｉ　Ｔ　１に接続され
、且つそのエミッタが接地されている。

また、第２のトランジスタＱＩ！はそのコレクタが電流
出力端Ｔ、に接続され、且つそのエミッタが接地されて
いる。ここで％第１および第２のトランジスタＱｔｔ　
＊　Ｑ　１２は互いに同極性ＮＰＮでなると共に、互い
のベースが第２の抵抗Ｒ１１を共通に介して接地さｔて
いる。

また、第３のトランジスタＱ＋ｓけそのベースが上記第
１のトランジスタＱｌｌのコレクタに接続され、且つそ
のエミッタが第１の定電流源Ｉ、。を介して電源■。０
に接続されると共に、第１の抵抗１＜１！を介して上記
第１および第２のトランジスタＱ　Ｉｔ　ｒ　Ｑ　１２
の各ベースに共通に接続されている。ここで、瀉３のト
ランジスタＱ１３は上記第１および第２のトランジスタ
Ｑ１１゜Ｑ　ｔｔとは異極性ＰＮＰでなると共に、その
コレクタが接地されている。

而して、以上の構成において、第２の抵抗Ｒ１１は第１
および第２のトランジスタＱ＋１＋ＱＩｆｆｉの各ベー
スと各エミッタとの間に共通に挿入されているので、そ
の両端にはＶＢ□（ＮＰＮ）がかかっていることになる
。これにより、該第２の抵抗Ｒ１，に流れるｍｋはＶＢ
Ｅ　（ＮＰＮ）／　Ｒｈである。

ここで、第１および第２のトランジスタＱ１１゜Ｑｌ、
のペース電流を無視したとすると、第１の抵抗Ｒ１！に
流れる電流は上記第２の抵抗Ｒ１１に流れる電流と等し
くなる。これにより、第３のＲ＋Ｒ トランジスタＱ１Ｂのエミッタ電位は一旦「−圧１電 ・ＶＢＥ（ＮＰＮ）で与えられることになる。

一方、第３のトランジスタＱ１３のエミッタには第１の
定電流源■１゜から供給される電流から第１の抵抗Ｒｌ
ｔ側に流れる電流を差し引いた電流が流れ込んでいる。

これにより、第１のトランジスタＱ、１のコレクタ電位
は第３のトランク’ａｍ（ＰＮＰ）で与えられることに
なる。

従って、入力電圧Ｖ工Ｎは第１のトランジスタＱ　ｔｔ
のコレクタ電位と等しいから、ＶＢｇ（ＮＰＮ）”　ｖ
ｓｇ（ＰＮＰ）＝　ＶＢｇ　とする？！：で与えられる
ことになる。つまり、入力電圧■工、は第２および第１
の抵抗Ｒ１１，Ｒ４の抵ることができる。

なお、この場合人力゛逝流端Ｔ、および出力電流端Ｔ、
にそれぞれ流入する入力電流ＩＩＮおよび出力電流Ｉ。

ＵＴは、実質的に第３のトランジスタＱ１３のペース電
流を無視することができるので、互いに等しくなってい
ることは言う迄もない。

また、以上において第１のトランジスタＱ。

が飽和頭載に入ることを避けるには、そのコレクタ・エ
ミッタ間飽和電圧Ｖ。ｇ（ｓａｔ）Ｑｔ　トい。

さらに、以上において動作原理上、第１の定電流Ω１．
。の電流は第１の抵抗Ｉ（１，側にんれるこれにより、
上述したカレントミラー回路はなる関係を満足するよう
に、各パラメータを設定することによって略理想的に動
作させることができる。

第２図は他の実施例として第１図において実質上レベル
シフト素子としての機能を有しているＭ２の抵抗Ｒ，，
を第２の定電流源Ｉｌｌで置換した場合を示している。

この場合の入力電圧ＶＩＮは第１図と略同様な解析によ
シ ”ＩＮ　＝　ＶＢｇ（ＮＰＮ）　　十　Ｒｌｔ　工　鵞
、　−ＶＢＥ（ＰＮＰ）となるので％　ＶＢＥ（へＰＮ
）、　　１３８（ＰＮＰ）とすれば二　■ ■ＩＮ　＝　Ｒｔｔ　Ｉ　ｌｓ で与えられることになる。っま９、入力′電圧は第１の
抵抗Ｌ２または第２の尾篭流源Ｉｌｌの少なくともいず
れか一万を変えることによシ、任意の値にすることがで
きる。

なお、この場合、略理想的に動作させるには、第１図の
場合と略同様にして、Ｒ１！Ｉｔ。）Ｒｘｔ　Ｉ　ｔｔ
　＞　■ａｍ（ｓａｔ）　Ｑ　１なる関係を満足するよ
うに、各パラメータを設定しておけばよい。

〔発明の効果〕

従りて、以上詳述したように、この発明によれば、入力
電圧を任意の値にし得るようにして、運用範囲が開眼さ
れないように改良した極めて良好なるカレントミラー回
路を提供することが可能となる。

【図面の簡単な説明】

第１図および第２図はこの発明に係るカレントミラー回
路の一実施例および他の実施例を示す構成図、第３図乃
至第５図はそれぞれ従来の異なるカレントミラー回路を
示す構成図である。 ＱＩＩ・・・第１のトランジスタ、ＱＩ！・・・第２の
トランジスタ、Ｑｌ、・・・第３のトランジスタ、Ｒ１
１・・・第２の抵抗、Ｒｌｔ・・・第１の抵抗、■、。 ・・・第１の定電流源、工１１・・・第２の定電流源。 出願人代理人　弁理士　　鈴　　江　　武　　彦第１図 第２図 第３図 第４図 第５図

Claims (3)

【特許請求の範囲】
1. （１）互いのコレクタが電流入力端および電流出力端と
   に対応して接続されると共に互いのベース同士が接続さ
   れ且つ互いのエミッタが基準電位点に共通に接続された
   互いに同極性の第１および第２のトランジスタと、この
   第１および第２のトランジスタの共通ベースと前記基準
   電位点間に接続されたレベルシフト素子と、前記第１お
   よび第２のトランジスタの共通ベースと電源間に直列に
   接続された第１の抵抗および第１の定電流源と、前記第
   １のトランジスタのコレクタにベースが接続されると共
   にエミッタが前記第１の抵抗および第１の定電流源との
   接続点に接続され且つコレクタが前記基準電位点に接続
   されるもので、前記第１および第２のトランジスタとは
   異極性の第３のトランジスタとを具備してなることを特
   徴とするカレントミラー回路。
2. （２）上記レベルシフト素子が第２の抵抗であることを
   特徴とする特許請求の範囲第１項記載のカレントミラー
   回路。
3. （３）上記レベルシフト素子が第２の定電流源であるこ
   とを特徴とする特許請求の範囲第１項記載のカレントミ
   ラー回路。