JPS61120509A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS61120509A JPS61120509A JP23935384A JP23935384A JPS61120509A JP S61120509 A JPS61120509 A JP S61120509A JP 23935384 A JP23935384 A JP 23935384A JP 23935384 A JP23935384 A JP 23935384A JP S61120509 A JPS61120509 A JP S61120509A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- circuit
- emitters
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、さらに詳しくは集積化しやす
いようにしたダーリントン構成の差動増幅回路の集積回
路に関するものである。
いようにしたダーリントン構成の差動増幅回路の集積回
路に関するものである。
一般にダーリントン構成の差動回路としては第２図のご
とき回路がある。第２図に示すダーリントン構成の差動
回路はベースが第１または第２の入力端子（Ｖｉｎｌま
たはＶｉｎ２）に接続され、コレクタが電源Ｖｃｃに接
続されるトランジスタＱ、ｌ。
とき回路がある。第２図に示すダーリントン構成の差動
回路はベースが第１または第２の入力端子（Ｖｉｎｌま
たはＶｉｎ２）に接続され、コレクタが電源Ｖｃｃに接
続されるトランジスタＱ、ｌ。
Ｑ１０と、ベースが前記トランジスタＱ１１ 、 Ｑ１
４のエミッタに接続されコレクタが抵抗Ｒ＋＋、Ｒ＋□
を介して電ｆｉＶｃｃに接続され、面記コレクタと抵抗
Ｒ，，，Ｒ，□との接続点に出力端子Ｖｏｕｔｌ 、
Ｖｏｕｔ２に接続されるトランジスタＱ１□、Ｑ、、を
含み、トランジスタＱ、のエミッタとトランジスタＱ１
．のベースとの接続点は抵抗Ｒ０，を介して共通端子Ｅ
に、トランジスタＱ１３のベースとトランジスタＱ１４
のエミッタとの接続点は抵抗ＲＩ４を介して共通端子に
、トランジスタＱ＋□とＱｌ３とのエミッタは接続され
定電流源■を介して共通端子に接続されている。
４のエミッタに接続されコレクタが抵抗Ｒ＋＋、Ｒ＋□
を介して電ｆｉＶｃｃに接続され、面記コレクタと抵抗
Ｒ，，，Ｒ，□との接続点に出力端子Ｖｏｕｔｌ 、
Ｖｏｕｔ２に接続されるトランジスタＱ１□、Ｑ、、を
含み、トランジスタＱ、のエミッタとトランジスタＱ１
．のベースとの接続点は抵抗Ｒ０，を介して共通端子Ｅ
に、トランジスタＱ１３のベースとトランジスタＱ１４
のエミッタとの接続点は抵抗ＲＩ４を介して共通端子に
、トランジスタＱ＋□とＱｌ３とのエミッタは接続され
定電流源■を介して共通端子に接続されている。
第２図に示すごとき従来の回路においては通常トランジ
スタＱＩｌ、Ｑ１４には電流性ノイズの発生を少なくし
且つＱ、□、Ｑ、、のベース電流を供給できればよいの
で小電流しか流さないため抵抗Ｒ１，。
スタＱＩｌ、Ｑ１４には電流性ノイズの発生を少なくし
且つＱ、□、Ｑ、、のベース電流を供給できればよいの
で小電流しか流さないため抵抗Ｒ１，。
Ｒ１４として高抵抗を必要とした。したがって回路の集
積化にあたり高抵抗は面積を必要とするため集積化の障
害となっていた。また第２図の回路では入力電圧Ｖｉｎ
により動作電流が大幅に変動するという欠点があった。
積化にあたり高抵抗は面積を必要とするため集積化の障
害となっていた。また第２図の回路では入力電圧Ｖｉｎ
により動作電流が大幅に変動するという欠点があった。
この欠点を克服するために第３図の如き回路が用いられ
ている。第３図の回路は第２図の回路において抵抗ＲＩ
３およびＲ１４を定電流トランジスタＱＩＳおよびＱｌ
におき換えたものである。この回路によれば第２図の回
路における高抵抗が不要となり且つ定電流トランジスタ
ＱＩＳ 、 Ｑｌ６を用いるため入力端子により動作電
流が大幅に変動するという欠点も解消されるが、トラン
ジスタの数がＱＩＳとＱｌにと２個増加するので集積化
にあたって都合悪い。またマスタースライス法によって
集積回路を形成するにあたってトランジスタの数が制限
される場合が多い。
ている。第３図の回路は第２図の回路において抵抗ＲＩ
３およびＲ１４を定電流トランジスタＱＩＳおよびＱｌ
におき換えたものである。この回路によれば第２図の回
路における高抵抗が不要となり且つ定電流トランジスタ
ＱＩＳ 、 Ｑｌ６を用いるため入力端子により動作電
流が大幅に変動するという欠点も解消されるが、トラン
ジスタの数がＱＩＳとＱｌにと２個増加するので集積化
にあたって都合悪い。またマスタースライス法によって
集積回路を形成するにあたってトランジスタの数が制限
される場合が多い。
これら上記従来の欠点にかんがみ、本発明は集積化に適
する集積回路を提供することを目的とするものである。
する集積回路を提供することを目的とするものである。
本発明は上記問題点を解消した集積化容易な集積回路を
提供するものでその手段は、ベースが第１または第２の
入力端子に接続され、コレクタが電源に接続される第１
および第２のトランジスタと、ベースが前記第１または
第２のトランジスタのエミッタに接続されコレクタに第
１および第２の出力端子が接続される第３および第４の
トランジスタとを含んでなるダーリントン構成の差動回
路の集積回路において、前記第３および第４のトランジ
スタのエミッタを接続し第３の抵抗および定電流源を介
して共通端子に接続し、前記第１のトランジスタのエミ
ッタと前記第３のトランジスタのベースとの接続点およ
び前記第２のトランジスタのエミッタと前記第４のトラ
ンジスタのベーとの接続点をそれぞれ第４および第５の
抵抗を介して前記第１〜第５と異極性の第５のトランジ
スタのエミッタに接続し、前記第５のトランジスタのベ
ースを前記第３の抵抗と前記電源との接続点に接続し、
前記第５のトランジスタのコレクタを共通端子に接続し
た集積回路によってなされる。
提供するものでその手段は、ベースが第１または第２の
入力端子に接続され、コレクタが電源に接続される第１
および第２のトランジスタと、ベースが前記第１または
第２のトランジスタのエミッタに接続されコレクタに第
１および第２の出力端子が接続される第３および第４の
トランジスタとを含んでなるダーリントン構成の差動回
路の集積回路において、前記第３および第４のトランジ
スタのエミッタを接続し第３の抵抗および定電流源を介
して共通端子に接続し、前記第１のトランジスタのエミ
ッタと前記第３のトランジスタのベースとの接続点およ
び前記第２のトランジスタのエミッタと前記第４のトラ
ンジスタのベーとの接続点をそれぞれ第４および第５の
抵抗を介して前記第１〜第５と異極性の第５のトランジ
スタのエミッタに接続し、前記第５のトランジスタのベ
ースを前記第３の抵抗と前記電源との接続点に接続し、
前記第５のトランジスタのコレクタを共通端子に接続し
た集積回路によってなされる。
本発明によれば上記第４および第５の抵抗は小抵抗で済
み、かつトランジスタは１個で済むので集積化に適する
。
み、かつトランジスタは１個で済むので集積化に適する
。
以下図面を参照して本発明の実施例を詳細に説明する。
第１図に本発明の１実施例の回路図を示す。
第１図においてトランジスタＱ、およびＱ４はそのエミ
ッタはそれぞれ入力端子Ｖ ｉｎｌおよびＶｉｎ２に接
続され、それらのコレクタは電源Ｖｃｃに接続されてい
る。トランジスタＱ２およびＱ３はそのベースがトラン
ジスタＱｌおよびＱ４のエミッタに接続されそのコレク
タはそれぞれ抵抗Ｒ，，Ｒ，を介して電源Ｖｃｃに接続
され、そのエミッタは共通接続され抵抗Ｒ１および電流
源■１を介して共通端子Ｅに接続される。出力端子Ｖｏ
ｕｔｌおよびＶｏｕｔ２はトランジスタＱ２およびＱ３
のコレクタから取出される。一方トランジスタＱ、のエ
ミッタとＱ２のベースとの接続点は抵抗Ｒ４を介して、
トランジスタＱ、のベースとＱ、のエミッタは抵抗Ｒ６
を介してトランジスタＱ、のエミッタに接続されトラン
ジスタＱ、のベースはｔＬＬＰ０１定電流源■１との接
続点に接続されそのコレクタは共通端子Ｅに接続される
。
ッタはそれぞれ入力端子Ｖ ｉｎｌおよびＶｉｎ２に接
続され、それらのコレクタは電源Ｖｃｃに接続されてい
る。トランジスタＱ２およびＱ３はそのベースがトラン
ジスタＱｌおよびＱ４のエミッタに接続されそのコレク
タはそれぞれ抵抗Ｒ，，Ｒ，を介して電源Ｖｃｃに接続
され、そのエミッタは共通接続され抵抗Ｒ１および電流
源■１を介して共通端子Ｅに接続される。出力端子Ｖｏ
ｕｔｌおよびＶｏｕｔ２はトランジスタＱ２およびＱ３
のコレクタから取出される。一方トランジスタＱ、のエ
ミッタとＱ２のベースとの接続点は抵抗Ｒ４を介して、
トランジスタＱ、のベースとＱ、のエミッタは抵抗Ｒ６
を介してトランジスタＱ、のエミッタに接続されトラン
ジスタＱ、のベースはｔＬＬＰ０１定電流源■１との接
続点に接続されそのコレクタは共通端子Ｅに接続される
。
第１図の回路において
ＶＩＥ （Ｑ２） ＋Ｉ＋Ｒ＊＝ｈＲｔ＋ ＶＩＥ（Ｑ
ｓ）よりＩ３についても同様となりトランジスタＱ、は
定電流源として作用し、且つ、抵抗Ｒａ、Ｒｓはトラン
ジスタＱｚ 、Ｑｘのベース間の短絡を防ぐためのも
のである。したがってこれらの抵抗は小抵抗でよい。
ｓ）よりＩ３についても同様となりトランジスタＱ、は
定電流源として作用し、且つ、抵抗Ｒａ、Ｒｓはトラン
ジスタＱｚ 、Ｑｘのベース間の短絡を防ぐためのも
のである。したがってこれらの抵抗は小抵抗でよい。
以上のごとく第１図の回路はトランジスタが１個、小抵
抗が３個で済むので集積化に適する。
抗が３個で済むので集積化に適する。
以上詳細に説明したように本発明は従来技術に比ベトラ
ンジスタが１個で済むので集積化に適し、且つ一定数の
抵抗およびトランジスタをマスタースライス法にて回路
を形成する場合等においてト□′ ランジスタ、
抵抗の数が制限されている場合に適用してその効果は頗
る大である。
ンジスタが１個で済むので集積化に適し、且つ一定数の
抵抗およびトランジスタをマスタースライス法にて回路
を形成する場合等においてト□′ ランジスタ、
抵抗の数が制限されている場合に適用してその効果は頗
る大である。
第１図は本発明にか・る集積回路の回路図、第２図およ
び第３図は従来の集積回路の回路を示す。 第１図においてＱ＋、Ｑｚ、Ｑ３．Ｑ４．ＱＳはトラン
ジスタ、Ｒ１＋Ｒ２，Ｒ３，Ｒａ、Ｒｓは抵抗、■、は
定電流源をそれぞれ示す。
び第３図は従来の集積回路の回路を示す。 第１図においてＱ＋、Ｑｚ、Ｑ３．Ｑ４．ＱＳはトラン
ジスタ、Ｒ１＋Ｒ２，Ｒ３，Ｒａ、Ｒｓは抵抗、■、は
定電流源をそれぞれ示す。
Claims (1)
- ベースが第１または第２の入力端子に接続され、コレク
タが電源に接続される第１および第２のトランジスタと
、ベースが前記第１または第２のトランジスタのエミッ
タに接続されコレクタに第１および第２の出力端子が接
続される第３および第４のトランジスタとを含んでなる
ダーリントン構成の差動回路の集積回路において、前記
第３および第４のトランジスタのエミッタを接続し第３
の抵抗および定電流源を介して共通端子に接続し、前記
第１のトランジスタのエミッタと前記第３のトランジス
タのベースとの接続点および前記第２のトランジスタの
エミッタと前記第４のトランジスタのベーとの接続点を
それぞれ第４および第５の抵抗を介して前記第１〜第４
と異極性のトランジスタのエミッタに接続し、前記第５
のトランジスタのベースを前記第３の抵抗と前記電源と
の接続点に接続し、前記第５のトランジスタのコレクタ
を共通端子に接続したことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23935384A JPH0244407B2 (ja) | 1984-11-15 | 1984-11-15 | Shusekikairo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23935384A JPH0244407B2 (ja) | 1984-11-15 | 1984-11-15 | Shusekikairo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120509A true JPS61120509A (ja) | 1986-06-07 |
| JPH0244407B2 JPH0244407B2 (ja) | 1990-10-03 |
Family
ID=17043485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23935384A Expired - Lifetime JPH0244407B2 (ja) | 1984-11-15 | 1984-11-15 | Shusekikairo |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244407B2 (ja) |
-
1984
- 1984-11-15 JP JP23935384A patent/JPH0244407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244407B2 (ja) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0322723B2 (ja) | ||
| JPS6229216A (ja) | シユミツト回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0514582Y2 (ja) | ||
| JPS5652420A (en) | Constant-current circuit | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPS61120509A (ja) | 集積回路 | |
| JPH0230902Y2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JPH0145766B2 (ja) | ||
| JPS6157111A (ja) | 比較器 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPS6259926B2 (ja) | ||
| JP2969678B2 (ja) | 帯域補正回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH03744Y2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPS6275818A (ja) | カレントミラ−回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH05291844A (ja) | レベルシフト回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH06152257A (ja) | 電圧電流変換回路 |