JPS6276663A - 整合回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は内部整合形式のマイクロ波半導体装置に用いる
整合回路装置の構造に関する。

〔発明の技術的背景とその問題点〕

マイクロ波帯で用いられるトランジスタには８４　　を
材料としたバイポーラ型トランジスタ。

Ｇ　ａ　Ａ　ｓを材料とした電界効果型トランジスタ等
がある。これらのにランジスタはマイクロ波帯で高出力
金効皐艮く得るために入力側及び出力側にインピーダン
ス整合用回路菓子をトランジスタテフグの極く近傍に設
け、それら全体をセラミック枠あるいは金属壁で囲まれ
た外囲器に組込んだいわゆる内部整合形式のものが用い
られる。（以後内部整合形トランジスタと称する。）第
３図は内部整合形トランジスタの一例を示す図であシ、
外囲器１０の導電性導体１０表面装置口が配置されてい
る。父入力側整合回路装置１１及び出力側整合回路装置
１２はそれぞれ金属細線３によってトランジスタテフグ
２に接続され、さらにそれぞれ入力端子４及び出力端子
５に金属膜６によって接続されているＯ又上記各々の装
置が配置された導電性基体１の周囲にはセラミック枠７
が形Ｉ２２され、このセラミック枠７の上部はキャンプ
８によって封止姑れている。

なおトランジスタテンプ２の入力端はインピーダンスが
小さく、大きなインピーダンス変換元を必要とするため
、入力側整合回路装置口は集中定数形の低域通過フィル
タ形の整合回路であり、金Ｊｉ４細＋１３の長さと本数
でインダクタンスを調整し、キャパシタには高α電体基
板を用いたマイクロテングキャノくシタを用いている〇
−力トランジスタチツプ２の出力側は大きなインピーダ
ンス変換を必要としないため、出力側整合回路装置１２
はアルミナセラミックス基板を用いたマイクロス）　Ｉ
Ｊラング路で構成しである。さらに２つのトランジスタ
テンプ２を並列による不良動作を抑えるために出力側税
金回転であり、出力側整合回路装置１２はアルミナセラ
ミックス基板２１にニクロム、金をそれぞれ順次堆積し
、さらに写真蝕刻法によりニクロム／ｄ　２３　、金Ｎ
ｉ２４をパターン形成しアルミナセラミックス基板２１
上に薄膜回路と形成しマイクロストリング線路を構成し
ている０なお釜層２４の一部を除去することによシ抵抗
体２２を形成している。

ところで出力側整合回路装置しの薄膜回路としてこのよ
うな金及びニクロムが用いられるのは、主に金属膜の蒸
Ｔ１．ノ＜ターニング寺の谷易さによるものである０し
かし、内部歪台形トランジスタの組立においては、各々
の水子の外囲器へのマウントやそれらのポンディグ等の
工程で４００℃程度の湿量にさらされるため、整合回路
の薄膜回路を形成するとき金やニクロムなどの金属膜を
用いた場合、マウント工程における金属膜のふくれ、ボ
ンディング工程における金１ｉＩ４膜のボンディング置
所の剥れ等の不良か生じ易く歩留りが非常に低かった。

このような現象が生じるのは４００　’Ｏ程度の藺温伏
態でニクロムが金の甲に拡散し、アルミナセラミックス
基板２１との密着が悪くなるためと思われる０このよう
なふくれや剥れが生じると、アルミナセラばツクス基板
２１とＷｌ、膜回路との接触面積が変化して整合回路と
しての等膜回路パラメータが変化して、外囲器１０内の
トランジスタテンプ１のＲＦ→性、特に出力やオリイ（
）等が変動して信頼性が著しく低下する欠点となってい
る。

〔発明の目的〕

本発明は上記の欠点を除去するもので、内部整合形半導
体装置を構成する場合、外囲器へのマウント工程や半導
体素子へのボンディング工程などの高温状態での組立が
可能な内部整合形半導体装置に組み込まれた整合回路装
置を提供することを目的とする。

〔発明の概要〕

上記目的を達成するために本発明では、内部整合形半導
体装置の内部に組み込まれた複数の半導体素子に接続さ
れた整合回路装置において、絶縁体基板上に順次堆積し
たチタン層、白金層。

金ノーをそれぞれパターン形成し、金層を選択除去する
ことにより抵抗体を有した薄膜回路を形成したことを特
徴とする整合回路装置。

〔発明の実施例〕

以下本発明の一つの実施例を図面を参曲して説明する。

なお従来例と同一構造・部分の一所には同一の番号を記
して説明する０又内部整合形トランジスタを構成する出
力側整合回路装置以外は従来例と同様である。

第２図は本発明による出力側整合回路装置で組み込んだ
内部整合形トランジスタの上面図を示すものであり、第
１図ｔａ）、ｔｂ＋はそれぞれ第２図のＡ−Ａ’及びＢ
−Ｂ’から児た断面図である。内部整合形トランジスタ
は従来例と同僚に外囲器１０の４適性溝体１０表面上に
２個のトランジスタテンプ２．入力側整合回路装遺１１
゜出力側整合回路装置１３が配置されている０父入力側
税金回路装置１１及び出力側撥合回路ｇ、１謀１３はそ
２″Ｌぞれ金桟細７尿３によって２個のトランジスタチ
ック２に接続され、さらにそれぞれ入力端子４及び出力
端子５に金属膜６罠よって接続されている。又上記各々
の装置が形成された４電性導体１の周囲にはセラミック
枠７が形成され、このセラミック枠７の上部はキャンプ
８によって封止されている。

ところで出力側整合回路装置１３は第１図ｔａ）の断面
図に示すようにアルミナセラミックスなどの杷嫌体基板
２１上にたとえば真空蒸着法によりチタン、白金、金を
順次それぞれ０．１μｍ。

０、１μｍ、４μｍの厚さで堆積し、さらに写真蝕刻法
によりチタン層２５．白金層２６．金層２７をパターン
形成すること罠より薄膜回路を形成しマイクロストリン
グ線路を構成する。なお金、傭２７の一部ｔ−選択除去
することにより抵抗体２８を形成している。すなわち抵
抗体２８はチタン層２５／白金層２７の二層構造になっ
ているＯ このように構成された出力側整合回路装置１３の抵抗体
２８を含んだ薄膜回路は外囲器１０へのマウント、トラ
ンジスタチック２や出力端子５へのボンディング等の工
程で４００″Ｃ程度の高温にさらされても、白金層２６
の高バリア性によりチタン層２５と金層２７との反応が
起らないので、チタン層２５とアルミナセラミックス基
板２１との密着性が劣化しない。したがってアルミナセ
ラミックス基板２１と＃膜回路との接触面積が変化する
ことはなく、出力側整合回路装置１３０等価回路パラメ
ータが安定し、信頼性の蘭い内部痘合形の半導体装置を
提供することができる。

なお抵抗体１互を形成する場合、金を選択除去してチタ
ン層２５及び白金層２６によシ形成された抵抗体聾の形
状を適当な形に設定することによシシート抵抗を十分大
きくすることができ、マイクロ波帯における発振防止用
として十分な効果を得ることができる。

ところで本発明では出力側整合回路装置の絶１体基板材
料としてアルミナセラミックスを用いたが、他の基板材
料としてす７アイヤや石英などを用いてもよい。又マイ
クロ波半導体素子及び入出力整合回路素子を同一のＯａ
　Ａ　ｓ基板上に形成したＭＭＩＣ（モノリシンクマイ
クロ波果偵回路）江対しても適用できることは言うまで
もない。

又不発明においては出力側の整合回路について述べたが
これに限定されることはなく、入力端の談合回路などの
他の内部整合形半導体装置の内部の整合回路においても
本発明のイｇ造を用いることで上記と同様な効果を侍る
こ七がでざる○ 〔発明の効果〕 以上述べたように本発明によれば、内部整合形半導体装
置の内部に組み込まれた複数の十碍体素子に接続される
至合口路装置において、絶碌体基板上に；１次堆積した
チタン層、白金層。

金層により抵抗体を有した薄膜回路？形成するので、チ
タン層と金層との反応が起らず、薄膜回路と杷碌体基板
との密着性が劣化しない信頼性の高い整合回路装置を構
成することができる。

【図面の簡単な説明】

第１図（ａ）ｌｂ）は本発明による出力側整合回路装置
の一部断面図、第２図は本発明による出力側整合回路装
置を組み込んだ内部整合形半導体装置の上面図、第３図
は従来の出力側整合回路装置を組み込んだ内部整合形半
導体装置の上面図、第４図は従来の出力側整合回路装置
の一部断面図である。 ２１・・絶縁体基板、２５・・・チタン層、２６・・・
白金層、２７・・・金層、１３・・出力側整合回路装置
。 代理人　弁理士　　則　近　憲　重 囲　　　　　竹　花　喜久男 孕ＩＱ ヰＺ囚 芋、、３図 ＄４因

Claims (1)

1. 【特許請求の範囲】 内部整合形半導体装置の内部に組み込まれた複数の半導
   体素子に接続される整合回路装置において、 絶縁体基板と、 この絶縁体基板上にチタンを堆積して形成されたチタン
   層と、 このチタン層上に白金を堆積して形成された白金層と、 この白金層上に金を堆積して形成された金層とを具備し
   、 前記金層、白金層、チタン層をそれぞれパターン形成し
   、前記金層を選択除去することにより抵抗体を有した薄
   膜回路を前記絶縁体基板上に形成したことを特徴とする
   整合回路装置。