JPS6277660A

JPS6277660A - 演算装置

Info

Publication number: JPS6277660A
Application number: JP21725685A
Authority: JP
Inventors: Katsuhisa Tsuda; 津田　勝久
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1985-09-30
Filing date: 1985-09-30
Publication date: 1987-04-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、マイクロコンピュータと、各種演算式、演算
パラメータや演算データを格納した着脱自在のリードオ
ンリメモリ（以下ＲＯＭと略す）とを有した演算装置に
関するものである。

（従来の技術）第３図は、着脱自在のＲＯＭを備えた従来の演算装置の
一例を示す構成ブロック図である。ここではアナログ信
号を入力しこれをＡ／Ｄ変換してマイクロコンピュータ
が、例えば比例、積分、微分演算のような所定の演′Ｊ
Ｅを行なう調節計を例示する。図中、１に後数のアナロ
グ信号ｅ１．＠２・・・を選択するマルチプレクサ、２
はマルチプレクサ１で選択された信号を一方の入力とす
る比較器、３は比較器２からの信号を入力するマイクロ
コンピュータで、互いにデータバスＤＢによって接続さ
れる演算制御部（ＣＰＵ）３１、各種プログラム等を格
納したＲＯＭ３２及びバッチＩＪ　Ｂ　Ａによってバッ
クアップされたランダムアクセスメモリ（ＲＡＭ）３３
を有している。４にデータバスＤＢに対して着脱自在の
ＲＯＭ　（以下これをユーザズＲＯＭという）で、ここ
には演算、制御機能の結合構成指定データや各種パラメ
ータが格納されている。５にマイクロコンピュータ３か
ら出力されるティジタル信号をアナログ信号に変換する
Ｄ／Ａ変換器で、ここでＤ／Ａ変換されたアナログ信号
ｅ。げ、サンプル・ホールド回路７によって保持され、
演算結果として出力端子６から出力される。なお％　Ｄ
／Ａ変換器５の出力に比較器２の他方の入力端に印加さ
れ、比較器２．マイクロコンピュータ３及びＤ／Ａ変換
器５でループを構成しているが、これは、入力アナログ
信号ｅ、、ｅ２・・・をテイシタル信号に変換するため
のものである。

バッテリＢＡによってバックアップされ７’ＣＲＡＭ３
３には、演算、制御機能の結合構成指定データや各種パ
ラメータが格納されており、例えば停電復帰後に、ＣＰ
Ｕ３１がこのＲＡＭ３３の特定番地に曹込んだ揮発チェ
ック用データが正しいかどうか判断し、正しくない場合
、ユーザズＲＯＭ　４の内容をＲＡＭ３３側にコピーす
るようにしている。

（発明が解決しようとする問題点）このような構成の従来装置においては、ＣＰＵ３１に、
通常にＲＡＭ３３から読み出されたデータを用いて各種
演算や制御を行なうようにしている。

このために、ユーザズＲＯＭ　４を交換し、別の演算や
制御を行なおうとする場合、ＲＡ　Ｍ　３３の揮発チェ
ック用データを、例えばバッテリＢＡを短絡するとか、
バッチ＋）　Ｂ　Ａを取シ外し、長時間停電させるカど
して揮発させる必要があｐ１ユーザズｉｏＭの交換に時
間がかかるという問題点があった。

本発明は、このような問題点に鑑みてなされたもので、
その目的に、別の演算や制御を、ユーザズＲＯＭの交換
を行なうだけで容易に行なえるようにした演算装置を実
現しようとするものである。

（問題点を解決するための手段）前記した問題点を解決する本発明に、マイクロコンピュ
ータと、バッテリィバックアップされたランダムアクセ
スメモリ（ＲＡＭ）と、データバスに対して着脱自在の
ユーザズリードオンリメモリ（ユーザズＲＯＭ）とを有
する演算装置において、前記ユーザズＲＯＭに当該ユー
ザズＲＯＭを識別するための識別データを予じめ格納し
、前記ＲＡＭにこの識別データを格納する特定場所を設
け、前記マイクロコンピュータ内に、前記ＲＡＭの特定
番地に格納されている識別データと前記ユーザスＲＯＭ
から読み出した識別データとを比較する比較手段と、こ
の比較手段において不一致と判断されたとき、前記ユー
ザズＲＯＭから少なくとも識別データと演算、制御指定
データとをＲＡＭ側に格納する手段と、前記比較手段に
おいて一致と判断されたとき、前記ＲＡＭに格納されて
いるデータに従って演算、制御を行なう手段とを設けた
ことを特徴とするものである。

（実施例）第１図に、本発明に係る装置の構成ブロック図である。

第６図の各部分に対応する部分には、同一符号を付して
示す。

この装置においては、ユーザズＲＯＭ　ｄ内に、予じめ
そのユーザズＲＯＭ　４　（このユーザズＴｔＯＭ４に
格納されたデータ）を識別する識別データＤＳを格納す
るとともに、ＲＡＭ３３に、ユーザズＲＯＭ４から読み
出した識別データＤＳを格納する特定場所（番地）３５
を設けたものである。また、づイクロコンピュータ３内
に、ＲＡＭ３３の特定番地３５に格納されている識別デ
ータＤＳと、ユーザズＲＯＭ　４に格納されている識別
データとをそれぞれ読み出して両データを比較する比較
手段３６と、この比較手段３６において一致しないと判
断（不一致）されたとき、ユーザズＲＯＭ　４から、演
算、制御指定データ及びユーザズＲＯＭ識別データを、
ＲＡＭ３３側に格納する格納手段３７と、比較手段３６
において、一致すると判断されたとき、ＲＡＭ３３に格
納されているデータを用いて演算、制御を行なう演算、
制御手段３８とを設けたものである。なお、これらの各
手段３６．３７．３８はいずれもプログラムによって実
現される。

このように構成された装置の動作を次に説明する。第２
図に、マイクロコンピュータ３が行なう動作の一例を示
すフローチャートである。

マイクロコンピュータ３は、所定の演算に先だって、は
じめにＲＡＭ３３の特定番地３５に既に格納されている
識別データを読み出すとともに、ユーザズＲＯＭ　４に
格納されている識別データＤＳを読み出す（ステップ１
）。次にステップ１において読み出した各識別データを
、比較手段３６によって比較する（ステップ２）。ステ
ップ２において、不一致と判断されると、ユーザズＲＯ
Ｍ　４から、演算、制御指定データ及びユーザズＲＯＭ
識別データを、格納手段３７によってＲＡＭ３３に格納
する（ステップ３）。ステップ２において一致すると判
断された場合、及びステップ３を終了すると、ステップ
４に移シ、ここで、演算、制御手段３８は、ＲＡＭ３３
に格納されているデータを用いて演算、制御を行なう（
ステップ４）。以後に、ステップ１に戻るか又はステッ
プ４を繰返す。

このような動作によって、新しいユーザズＲＯＭを交換
し、装着した場合には、マイクロコンピュータはその識
別データの不一致によって、交換されたのを知ｐ、ＲＡ
Ｍ３３側にデータを格納（コピー）する。また、長時間
の停電等の場合においても、同様にユーザズＲＯＭ側か
らのデータが格納される。

なお、上記の実施例では、比較器２を含むループでＡ／
Ｄ変換を行なうものについて示したが、Ａ／Ｄ変換器に
よってＡ／Ｄを行なうものでもよい。

（発明の効果〕以上説明したように、本発明によれば、ユーザズＲＯＭ
の交換即ち、演算、制御吟の各種データの変吏を、特に
ＲＡＭに格納されているデータを何んら考慮することな
く、簡単に行なうことができる。

【図面の簡単な説明】

第１図は本発明装置の一例を示す構成ブロック図、第２
図は動作の一例を示すフローチャート、第３図は従来装
置の構成ブロック図である。ｌ・・・マルチプレクサ　　２・・・比較器３・・・マ
イクロプロセッサ　４・・・ユーザズＲＯＭ５・・・Ｄ
／Ａ変換器３１・・・ＣＰＵ　　３２・・・ＲＯＭ　　３３・・・
ＲＡＭ３６・・・比較手段　　　３７・・・格納手段３
８・・・演算、制御手段第１図第Ｚ図

Claims

【特許請求の範囲】マイクロコンピュータと、バッテリィバックアップされ
たランダムアクセスメモリ（ＲＡＭ）と、データバスに
対して着脱自在のユーザズリードオンリメモリ（ユーザ
ズＲＯＭ）とを有する演算装置において、前記ユーザズＲＯＭに当該ユーザズＲＯＭを識別するた
めの識別データを予じめ格納し、前記ＲＡＭにこの識別
データを格納する特定場所を設け、前記マイクロコンピ
ュータ内に、前記ＲＡＭの特定番地に格納されている識
別データと前記ユーザスＲＯＭから読み出した識別デー
タとを比較する比較手段と、この比較手段において不一
致と判断されたとき、前記ユーザズＲＯＭから少なくと
も識別データと演算、制御指定データとをＲＡＭ側に格
納する手段と、前記比較手段において一致と判断された
とき、前記ＲＡＭに格納されているデータに従って演算
、制御を行なう手段とを設けたことを特徴とする演算装
置。