JPH01194689A - 画像記録方法および装置 - Google Patents
画像記録方法および装置Info
- Publication number
- JPH01194689A JPH01194689A JP63018655A JP1865588A JPH01194689A JP H01194689 A JPH01194689 A JP H01194689A JP 63018655 A JP63018655 A JP 63018655A JP 1865588 A JP1865588 A JP 1865588A JP H01194689 A JPH01194689 A JP H01194689A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image recording
- period
- sampling
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像信号をデジタル信号に変換してメモリに
記録する画像記録方法および装置に関するものである。
記録する画像記録方法および装置に関するものである。
ＴＶカメラやＶＴＲ，ＶＤプレーヤなどの出力する映像
信号をＡＤ変換してデジタル信号としてメモリに記録し
、計算機によって処理したり、ＤＡ変換してアナログ映
像信号としてモニタなどに表示することのできる画像記
録装置が各方面で用いられるようになっている。
信号をＡＤ変換してデジタル信号としてメモリに記録し
、計算機によって処理したり、ＤＡ変換してアナログ映
像信号としてモニタなどに表示することのできる画像記
録装置が各方面で用いられるようになっている。
このような画像記録装置においては、映像入力信号を標
本化周波数においてサンプリングし、所定の画素に分割
した上でＡＤ変換器によってデジタル信号に変換し、メ
モリに記録する。例えば、−水平同期信号間を９１０画
素に分割し、それぞれの画素をデジタル信号として所定
のアドレスに記憶させることが必要である。
本化周波数においてサンプリングし、所定の画素に分割
した上でＡＤ変換器によってデジタル信号に変換し、メ
モリに記録する。例えば、−水平同期信号間を９１０画
素に分割し、それぞれの画素をデジタル信号として所定
のアドレスに記憶させることが必要である。
サンプリング周波数が固定されており、映像入力信号の
同期ずれが生じると、画素記憶位置の対応がとれくなる
。すなわち、外部同期のかからないＶＴＲ，ＶＣＲおよ
びＶＤプレーヤなどは、信号源にジッタがあると水平同
期信号の周期が変化してしまい、第４図（ｂ）のように
、水平同期信号の周期（ＩＨ）が短くなることがある。
同期ずれが生じると、画素記憶位置の対応がとれくなる
。すなわち、外部同期のかからないＶＴＲ，ＶＣＲおよ
びＶＤプレーヤなどは、信号源にジッタがあると水平同
期信号の周期が変化してしまい、第４図（ｂ）のように
、水平同期信号の周期（ＩＨ）が短くなることがある。
本来第４図（ａ）のように水平同期信号の周期に対応し
て９１０クロツクでサンプリングするのが、それよりも
少ないクロック数でサンプリングしてしまい、９１０よ
りも少ない画素数しか得られない。また、周期が長（な
ってしまったときには、９１０よりも多い画素数を得て
しまうことになる。
て９１０クロツクでサンプリングするのが、それよりも
少ないクロック数でサンプリングしてしまい、９１０よ
りも少ない画素数しか得られない。また、周期が長（な
ってしまったときには、９１０よりも多い画素数を得て
しまうことになる。
本発明は、映像信号の同期ずれがあっても、安定に所定
数の標本化を行い、メモリの記憶位置と記憶される信号
の対応を完全にとることのできる画像記録方法および装
置を提供しようとするものである。
数の標本化を行い、メモリの記憶位置と記憶される信号
の対応を完全にとることのできる画像記録方法および装
置を提供しようとするものである。
すなわち、同期信号の周期に変化が生じても一周期内を
所定数の画素に分割してメモリに記憶することのできる
画像記録方法および装置を得ようとするものである。
所定数の画素に分割してメモリに記憶することのできる
画像記録方法および装置を得ようとするものである。
本発明は、同期信号をＰＬＬ回路を通してその変動に応
じて発振周波数を変化させ、サンプリング周波数を可変
することによって、上記の課題を解決するものである。
じて発振周波数を変化させ、サンプリング周波数を可変
することによって、上記の課題を解決するものである。
すなわち、映像信号をＡＤ変換してデジタル信号として
メモリに記録する画像記録方法において、同期信号入力
により動作する位相固定ループにより、同期信号の周期
により発振周波数を変化させ、水平同期期間内を所定の
画素数に等分に分割する標本化周波数を可変とすること
に特徴を有するものである。
メモリに記録する画像記録方法において、同期信号入力
により動作する位相固定ループにより、同期信号の周期
により発振周波数を変化させ、水平同期期間内を所定の
画素数に等分に分割する標本化周波数を可変とすること
に特徴を有するものである。
また、映像信号をＡＤ変換してデジタル信号としてメモ
リに記録する画像記録装置において、同期信号入力によ
り動作し、同期信号の周期に応じて発振周波数が変化す
る位相固定ループを具え、水平同期期間内を所定の画素
数に等分に分割する標本化周波数を発生する標本化クロ
ック発生器を具えたことに特徴を有するものである。
リに記録する画像記録装置において、同期信号入力によ
り動作し、同期信号の周期に応じて発振周波数が変化す
る位相固定ループを具え、水平同期期間内を所定の画素
数に等分に分割する標本化周波数を発生する標本化クロ
ック発生器を具えたことに特徴を有するものである。
更に、位相固定ループに画素カウンタを接続し、該画素
カウンタにプリセットした画素数に応じた標本化クロッ
クを発生する手段とすることもできる。
カウンタにプリセットした画素数に応じた標本化クロッ
クを発生する手段とすることもできる。
従来問題のあったスチルビデオからの入力に対し、映像
信号から同期信号を分離して、ＰＬＬ回、路を通して、
クロックジヱネレータ（標本化周波数発生器）を動作さ
せる。標準の周期に対して長い周期や短い周期が生じた
場合、ＰＬＬ回路の発振周波数がそれに応じて変化し、
その長い周期や短い周期を所定の画素に分割するサンプ
リング周波数を発生させるようにしたものである。
信号から同期信号を分離して、ＰＬＬ回、路を通して、
クロックジヱネレータ（標本化周波数発生器）を動作さ
せる。標準の周期に対して長い周期や短い周期が生じた
場合、ＰＬＬ回路の発振周波数がそれに応じて変化し、
その長い周期や短い周期を所定の画素に分割するサンプ
リング周波数を発生させるようにしたものである。
これにより、周期が変化しても一水平同期期間をつねに
同一の画素数に分割できるようにしたものである。
同一の画素数に分割できるようにしたものである。
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第１図は、本発明の実施例を示すブロック図である。入
力映像信号は、帯域増幅器１１において増幅され、ＡＤ
変換器１２においてＡＤ変換されてデジタル信号とされ
、速度変換器１３を通してフレームメモリ１４に書き込
まれる。フレームメモリ１４から読み出されたデジタル
信号は、速度変換器１５を経てＤＡ変換器１６において
アナログ信号に変換される。このアナログ信号が帯域増
幅器１７をへて出力映像信号が得られる。
力映像信号は、帯域増幅器１１において増幅され、ＡＤ
変換器１２においてＡＤ変換されてデジタル信号とされ
、速度変換器１３を通してフレームメモリ１４に書き込
まれる。フレームメモリ１４から読み出されたデジタル
信号は、速度変換器１５を経てＤＡ変換器１６において
アナログ信号に変換される。このアナログ信号が帯域増
幅器１７をへて出力映像信号が得られる。
ＡＤ変換器１２における標本化を行うためのサンプリン
グ周波数に応じたクロックを得るために、標本化クロッ
ク発生器２３を具え、その出力はＡＤ変換器１２と速度
変換器１３に入力される。また、その出力は、速度変換
器１５とＤＡ変換器１６にも入力されている。
グ周波数に応じたクロックを得るために、標本化クロッ
ク発生器２３を具え、その出力はＡＤ変換器１２と速度
変換器１３に入力される。また、その出力は、速度変換
器１５とＤＡ変換器１６にも入力されている。
標本化クロック発生器２３の動作を制御するために、位
相同期ループ（ＰＬＬ）回路２１とＴＶ同期信号発生器
２２が配置される。ＰＬＬ回路２１には映像信号と外部
同期信号が入力される。外部同期信号が入力されるとき
には、それによって動作し、外部同期信号が入力されな
いときには、映像信号の同期信号が分離されて入力され
る。
相同期ループ（ＰＬＬ）回路２１とＴＶ同期信号発生器
２２が配置される。ＰＬＬ回路２１には映像信号と外部
同期信号が入力される。外部同期信号が入力されるとき
には、それによって動作し、外部同期信号が入力されな
いときには、映像信号の同期信号が分離されて入力され
る。
第２図は、本発明に用いるＰＬＬ回路の一例を示すブロ
ック図である。位相検出器３１、ローパスフィルタ３２
および電圧制御発振器３３からなる通常の回路であるが
、画素カウンタ３４を付加した点が異なる。この画素カ
ウンタ３４に一水平同期期間当たりの画素数をプリセッ
トしておき、カウンタのキャリー信号を位相検出器３１
にフィードバックしている。
ック図である。位相検出器３１、ローパスフィルタ３２
および電圧制御発振器３３からなる通常の回路であるが
、画素カウンタ３４を付加した点が異なる。この画素カ
ウンタ３４に一水平同期期間当たりの画素数をプリセッ
トしておき、カウンタのキャリー信号を位相検出器３１
にフィードバックしている。
ＰＬＬ回路２１は同期信号の周期によって直流電圧レベ
ルを生じる。こ７の直流電圧によって発振する。電圧制
御発振器３３に可変容量ダイオードとインダクタを用い
て、引き込みに余裕度を持たせることができる。
ルを生じる。こ７の直流電圧によって発振する。電圧制
御発振器３３に可変容量ダイオードとインダクタを用い
て、引き込みに余裕度を持たせることができる。
次に動作について説明する。
外部同期のかからないコンポジット信号が入力される場
合、その映像信号から水平同期信号を抽出して、ＰＬＬ
回路２１に入力する。ＰＬＬ回路２１の出力によってＴ
Ｖ同期信号発生器２２が発振し、その発振周波数に応じ
て、標本化クロック発生器２２において所定のクロック
パルスが発生される。
合、その映像信号から水平同期信号を抽出して、ＰＬＬ
回路２１に入力する。ＰＬＬ回路２１の出力によってＴ
Ｖ同期信号発生器２２が発振し、その発振周波数に応じ
て、標本化クロック発生器２２において所定のクロック
パルスが発生される。
このクロックによって標本化が行われる。標本化され、
デジタル化された信号は、フレームメモリコントローラ
２４の制御により動作するアドレス発生器２５によって
、記憶位置と対応がとれるように記録される。
デジタル化された信号は、フレームメモリコントローラ
２４の制御により動作するアドレス発生器２５によって
、記憶位置と対応がとれるように記録される。
第３図は、本発明の動作を分かり易く示した説明図であ
る。第３図（ａｌは通常の場合を示し、−水平同期期間
内が９１０個の画素に分割されていることを示している
。第３図（ｂｌのように、水平同期信号の周期が伸びた
場合、その度合いによってＰＬＬ回路の発振出力が変動
して、クロック周波数が下がる。これによって、−水平
同期期間のクロック数が通常と同じになるようにし、９
１０個の画素かえられる。また、第３図（Ｃ）のように
、水平同期信号の周期が縮んだ場合、その度合いによっ
てＰＩ、１７回路の発振出力が変動して、クロック周波
数が上がる。これによって、−水平同期期間のクロック
数が通常と同じになるようにし、９１０個の画素かえら
れる。
る。第３図（ａｌは通常の場合を示し、−水平同期期間
内が９１０個の画素に分割されていることを示している
。第３図（ｂｌのように、水平同期信号の周期が伸びた
場合、その度合いによってＰＬＬ回路の発振出力が変動
して、クロック周波数が下がる。これによって、−水平
同期期間のクロック数が通常と同じになるようにし、９
１０個の画素かえられる。また、第３図（Ｃ）のように
、水平同期信号の周期が縮んだ場合、その度合いによっ
てＰＩ、１７回路の発振出力が変動して、クロック周波
数が上がる。これによって、−水平同期期間のクロック
数が通常と同じになるようにし、９１０個の画素かえら
れる。
コンポーネント信号が入力される場合には、その同期信
号を取り込んで同様に動作させることができる。第１図
に示したような構成によれば、各種の映像信号に対応す
ることができる。また、クロック信号をＴＶカメラに供
給することも可能である。
号を取り込んで同様に動作させることができる。第１図
に示したような構成によれば、各種の映像信号に対応す
ることができる。また、クロック信号をＴＶカメラに供
給することも可能である。
各水平同期期間が等画素数にメモリに書き込まれている
ので、再生時（モニタに表示する場合など）には、水平
同期は規格通りの伸縮なしの映像として再生できる。
ので、再生時（モニタに表示する場合など）には、水平
同期は規格通りの伸縮なしの映像として再生できる。
本発明によって、通常の信号の伸縮には対応できるが、
ＰＬＬの性能を越えた伸縮に対しては完全に対応するこ
とはできない。
ＰＬＬの性能を越えた伸縮に対しては完全に対応するこ
とはできない。
本発明によれば、映像信号を規格値で取り込んでメモリ
に記憶させることができ、記憶させるデータに位置ずれ
を生じることがない。
に記憶させることができ、記憶させるデータに位置ずれ
を生じることがない。
内部同期のかからないコンポジット信号を記録する場合
に、ジッタによる信号の伸縮の影響を除去することがで
きる。
に、ジッタによる信号の伸縮の影響を除去することがで
きる。
また、コンポーネント信号であって内部同期の掛からな
い映像信号においても、同期信号に基づいてクロックを
発生することができる。
い映像信号においても、同期信号に基づいてクロックを
発生することができる。
第１図は本発明の実施例を示すブロック図、第２図はＰ
ＬＬ回路の例を示すブロック図、第３図はその動作の説
明図である。第４図は従来の装置の動作の説明図である
。 １２・・・・ＡＤ変換器 １４・・・・フレームメモリ ２１・・・・ＰＬＬ回路 ２２、・・・ＴＶ同期信号発生器 ２３・・・・標本化クロック発生器
ＬＬ回路の例を示すブロック図、第３図はその動作の説
明図である。第４図は従来の装置の動作の説明図である
。 １２・・・・ＡＤ変換器 １４・・・・フレームメモリ ２１・・・・ＰＬＬ回路 ２２、・・・ＴＶ同期信号発生器 ２３・・・・標本化クロック発生器
Claims (5)
- （１）映像信号をＡＤ変換してデジタル信号としてメモ
リに記録する画像記録方法において、同期信号入力によ
り動作する位相固定ループにより、同期信号の周期によ
り発振周波数を変化させ、水平同期期間内を所定の画素
数に等分に分割する標本化周波数を可変とすることを特
徴とする画像記録方法。 - （２）コンポジット映像信号から同期信号を分離し、該
位相固定ループに同期信号を入力することを特徴とする
請求項第１項の画像記録方法。 - （３）映像信号をＡＤ変換してデジタル信号としてメモ
リに記録する画像記録装置において、同期信号入力によ
り動作し、同期信号の周期に応じて発振周波数が変化す
る位相固定ループを具え、水平同期期間内を所定の画素
数に等分に分割する標本化周波数を発生する標本化クロ
ック発生器を具えたことを特徴とする画像記録装置。 - （４）コンポジット映像信号から同期信号を分離し、該
位相固定ループに同期信号を入力することを特徴とする
請求項第３項の画像記録装置。 - （５）該位相固定ループに画素カウンタを接続し、該画
素カウンタにプリセットした画素数に応じた標本化クロ
ックを発生することを特徴とする請求項第３項の画像記
録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018655A JPH01194689A (ja) | 1988-01-29 | 1988-01-29 | 画像記録方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018655A JPH01194689A (ja) | 1988-01-29 | 1988-01-29 | 画像記録方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194689A true JPH01194689A (ja) | 1989-08-04 |
Family
ID=11977633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018655A Pending JPH01194689A (ja) | 1988-01-29 | 1988-01-29 | 画像記録方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194689A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027286A (ja) * | 1983-07-25 | 1985-02-12 | Toshiba Corp | ビデオ入力処理装置 |
| JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
-
1988
- 1988-01-29 JP JP63018655A patent/JPH01194689A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027286A (ja) * | 1983-07-25 | 1985-02-12 | Toshiba Corp | ビデオ入力処理装置 |
| JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084336B2 (ja) | スキユ−歪除去装置 | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| CN85101811A (zh) | 采样处理视频信号的方法及设备 | |
| JP3127621B2 (ja) | 映像信号再生装置 | |
| JPS60201781A (ja) | 表示装置 | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JPH04137884A (ja) | 映像信号のメモリへの書込方法および装置 | |
| JPH03198592A (ja) | 時間軸補正回路 | |
| JP4011685B2 (ja) | 信号処理装置 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| JPH01185086A (ja) | タイムベースコレクタ | |
| JPH09107285A (ja) | 位相情報検出回路 | |
| JPH10191096A (ja) | Ｐｌｌ回路 | |
| JPH02228889A (ja) | 画像処理回路 | |
| JPH0620287B2 (ja) | 映像記録再生装置 | |
| JPH04196785A (ja) | カメラ一体型ｖｔｒ | |
| JPH0666104B2 (ja) | 時間軸補正装置 | |
| JPS63234776A (ja) | テレビジヨンカメラの外部同期回路 | |
| JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 | |
| JPH06291652A (ja) | Ｐｌｌ回路とそれを用いた液晶表示装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPS63174497A (ja) | カラ−デコ−ダの同期信号発生回路 | |
| JPH01318361A (ja) | ビデオメモリ装置 | |
| JPH01220996A (ja) | 高速位相合せ回路 |